JPH09237191A

JPH09237191A - プログラミング支援装置、プログラミング支援方法、及びプログラミング支援プログラムを記録した媒体

Info

Publication number: JPH09237191A
Application number: JP8347053A
Authority: JP
Inventors: Naoshi Uchihira; 直志内平
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-12-26
Filing date: 1996-12-26
Publication date: 1997-09-09
Anticipated expiration: 2016-12-26
Also published as: JP3641090B2

Abstract

(57)【要約】【課題】超逐次プログラミングにおいて、信頼性の高
い並行プログラムを容易に開発する。【解決手段】エディタ１でプログラムを作成する。区
分手段２が、プログラムのプロセスを実行制御可能なセ
クションに区分する。検出手段３がプログラム中のセク
ション間の依存関係を検出する。生成手段４が、各プロ
セスの各セクションのありうる挙動順序をシナリオで表
す。選択手段６によって、依存関係に係るシナリオ中の
各分岐について、先に実行すべきセクションのエッジが
選択されると、意図する実行順序の組み合わせのみから
なるシナリオが生成される。このようなシナリオに基づ
いて、変換手段９が、第１のプログラムを、実行タイミ
ング制御の命令の挿入によって第２のプログラムに変換
すると、第２のプログラムには悪い非決定性が存在しな
い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラミングを
支援するプログラミング支援装置及びプログラミング支
援方法の改良に関するもので、特に、信頼性の高い並行
プログラムを容易に開発するものに係る。

【０００２】

【従来の技術】近年、半導体集積回路技術の進歩によ
り、複雑なプロセッサ及び大容量のメモリが小型かつ低
価格で実現できるようになり、多数のプロセッサからな
る並行処理システムや分散処理システムが実用化されて
いる。このようなハードウエアに対しては、専用のプロ
グラム、すなわち並列プログラムや分散処理プログラム
等（以下「並行プログラム(Concurrent Program=CP) 」
という）を用いなければならない。

【０００３】この並行プログラムは、複数のプロセスが
同時並行的に動作するプログラムであって、その一類型
は、複数のＣＰＵを有する並列計算機上で、複数のプロ
グラムが物理的に並行に動くプログラムである。また、
単一のＣＰＵ上で物理的には逐次的に動作する場合で
も、マルチタスクシステムのように複数のプロセスが論
理的に並行に動作するプログラムは、並行プログラムに
含まれる。なお、このように物理的または論理的な並行
性を持つシステムを並行システムと呼び、並行システム
では一般に並行プログラムが動作する。このような並行
プログラムをいかに効率よく開発するかは、優れたアル
ゴリズムを検討する場合と同様に重要な課題となってい
る。

【０００４】ところで、プログラム開発においては、プ
ログラム中のバグを見付け修正すること（すなわち、テ
スト・デバッグ）と呼ばれる開発工程がプログラム開発
の効率に大きく影響する。しかし、並行プログラムの開
発においては、逐次プログラムの開発においては遭遇す
ることのない、並行プログラム特有の問題を考慮する必
要がある。この並行プログラム特有の問題とは、並行プ
ログラムを構成する各プロセスは、各プロセス間におけ
る相互作用のタイミングによる様々な振る舞いをする可
能性があるため、並行プログラム全体が正しく動作しな
いという問題である。この問題は、並行プログラムの性
質に基づく問題であり、一般に「非決定性（nondetermi
nism）」と呼ばれる。

【０００５】非決定性は、よい非決定性、悪い非決定
性、無害の非決定性に分けられる。このうち、よい非決
定性は、（プログラムの）設計者の実現したい非決定性
であり、この非決定性により、外部（環境）からの非決
定的な刺激に適切に反応でき、プロセスの柔軟性、再利
用性、拡張性を実現できる。

【０００６】一方、悪い非決定性は、設計者が予想ない
し期待しない非決定性であり、しばしばプログラムの機
能不全を生じさせる。すなわち、人間の一般的思考形態
は逐次であり、設計者が逐次的に思考した場面が、並行
プログラムの複数のプロセス間で実際に生じ得る場面の
すべてを網羅することは困難である。このため、設計時
には予想しなかったケースが、実際の並行プログラムの
実行では多々発生する。

【０００７】無害の非決定性は、非決定的な選択子の選
択が、実行効率には影響があっても、最終的に得られる
結果には悪影響を与えない場合の非決定性である。

【０００８】以下、上記悪い非決定性について示す。例
えば、図３３に示す並行プログラムを考慮する。図３３
（ａ）において、プロセスＰ１は、共有メモリＭの初期
設定（ｉｎｉｔ）を行うプロセス、プロセスＰ２は、共
有メモリＭから読み出し（ｒｅａｄ）を行うプロセス、
プロセスＰ３は、共有メモリＭに書込み（ｗｒｉｔｅ）
を行うプロセスを示す。これらのプロセスをそれぞれ異
なるプロセッサで実行するような並行処理システム等で
動作させた場合、図３３（ｂ）に示すように、全部で６
通りの動作の組み合わせがあることになる。通常、シス
テムは初期設定で処理を開始するため、今、プロセスＰ
１（ｉｎｉｔ）→Ｐ２（ｒｅａｄ）→Ｐ３（ｗｒｉｔ
ｅ）又はＰ１（ｉｎｉｔ）→Ｐ３（ｗｒｉｔｅ）→Ｐ２
（ｒｅａｄ）の順番でプログラムが動作する場合に正し
い結果が得られるものとすれば、残りの４通り（例えば
Ｐ２→Ｐ３→Ｐ１）は、初期化が最初に行われないた
め、明らかに正しい結果が得られないことがわかる。

【０００９】上記のようにプロセスの振る舞いに関する
非決定性は、並行プログラムを動作させる毎に、その時
点におけるシステムの状況等によって結果が異なったも
のになる。従って、この非決定性に関する問題を解決し
ない限り、その並行プログラムは、テストにおいてたと
え正常に動作することがあっても、常に正常に動作する
という保証はない。

【００１０】また、非決定性に関するバグは、一般に、
逐次プログラムにおけるバグを見付ける場合よりも困難
である。なぜなら、逐次プログラムにおいては、テスト
・デバッグ時にプログラム中の全てのパスを実行するこ
とによって動作を確認することができるのに対し、並行
プログラムにおいては、全ての組合せ的なパス（すなわ
わち、各プロセス中の全てのパスのみならず、プロセス
相互間の振る舞い）を考慮してパスを実行しなければな
らないからである。上記の例のようにプロセスの数が少
ない場合にあっては、各プロセス相互間の振る舞いを全
て列挙することは比較的容易であるが、実際のプログラ
ム開発では、その数は膨大になり、その組合わせも膨大
なものとなるため、全ての振る舞いを把握することはも
はや不可能なものとなる。

【００１１】

【発明が解決しようとする課題】ところで、一般に、プ
ログラミングには、従来からプログラミング支援装置及
びこのプログラミング支援装置上で実行されるプログラ
ミング支援方法が用いられている。プログラミング支援
装置及びプログラミング支援方法は、開発ツールと俗称
され、一般的にエディタ、デバッガ、プリプロセッサ、
オプティマイザ、解析ツール、シミュレータ、コンパイ
ラ、リンカなどを含む。

【００１２】従来のプログラミング支援装置及びプログ
ラミング支援方法におけるプログラミングの手順の典型
例は、あり得る入出力をテストケースとして表し、テス
トケースによってプログラムをテスト実行し、バグを発
見するとテストの結果を参照しながらソースコードの修
正を行うことであった。また、従来技術では、解析ツー
ルによってソースコードやデータの構造を解析し、コン
パイラが、この解析結果を利用しながら実行効率やメモ
リ効率の優れた実行コードを生成するなども可能であっ
た。

【００１３】しかしながら、並行プログラムは、プログ
ラムを構成する複数のプロセスの実行のタイミングによ
って挙動が非決定的に変化するので、まず、あり得るテ
ストケースの数が組合せ的な爆発を示すことが一般的で
ある。また、タイミングに係わるバグには再現性が無
く、テストケース自体の作成も困難であった。

【００１４】さらに、従来のプログラミング支援装置及
びプログラミング支援方法では、解析やテスト実行の結
果をプログラムに反映させるにあたって、このような並
行プログラムの特徴は考慮されていなかった。このた
め、従来のプログラミング支援装置やプログラミング支
援方法では、信頼性の高い並行プログラムを開発するこ
とが困難であった。

【００１５】なお、並行プログラムの開発（並行プログ
ラミング）を改良したものとして、超逐次プログラミン
グ(Hyper Sequential Programming)が知られている（参
考文献：特開平８−１６４２９号）。超逐次プログラミ
ングは、並行プログラムを一旦逐次化して超逐次プログ
ラムを生成し、この超逐次プログラムに対してプログラ
ミング、テスト・デバッグを行う。これは、従来の逐次
プログラミングと同じレベルの困難さであり、通常の並
行プログラミングの困難さよりはるかに少ない。そし
て、テスト・デバッグが完了した時点で、テスト・デバ
ッグ情報を用いて上記超逐次プログラムを並行性し、並
行プログラムを復元する。

【００１６】このような超逐次プログラミングでは、悪
い非決定性をもたらす要素間に、逐次実行を実現する制
御を与えて悪い非決定性を抑制する一方で、無害の非決
定性やよい非決定性を残し、並行プログラムの柔軟性と
いう利点を享受することができる。

【００１７】しかしながら、並行プログラムを逐次化し
て一旦超逐次プログラムを生成し、それから再び並行プ
ログラムを復元するという作業が必要であり、信頼性の
高い並行プログラムを容易に作成することができなかっ
た。また、無害の非決定性についての設計者の処理を省
略すること等によってプログラミングを効率化したり、
無害の非決定性を容易に取り込むこと等により、プログ
ラミングの信頼性とプログラミングの効率とを向上させ
ることは容易ではなかった。

【００１８】本発明は、上記のような従来技術の問題点
を解決するためのもので、その目的は、プロセスの各セ
クションのあり得る実行順序を表す実行経路に基づいて
プログラムを生成することにより、信頼性の高い並行プ
ログラムを容易に開発するプログラミング支援装置及び
プログラミング支援方法を提供することである。また、
本発明の他の目的は、設計者の処理を省略したり、無害
の非決定性を容易に取り込むことにより、プログラミン
グの効率を向上させるプログラミング支援装置及びプロ
グラミング支援方法を提供することである。更に、本発
明の他の目的は、実行経路に基づいて並行性を復元する
ことにより効率よく並行プログラムを生成することがで
きるプログラミング支援装置及びプログラミング支援方
法を提供することである。

【００１９】また、本発明は、上述した超逐次プログラ
ミングにおいて並行プログラムを逐次化する部分、及び
並行プログラムを復元する部分のアルゴリズムを改善し
たものである。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１記載の発明によるプログラミング支援装置
は、第１のプログラムのプロセスを複数のセクションで
表し、前記複数のセクションのあり得る実行順序を前記
セクション間の分岐を用いて表す実行経路に対し、前記
実行経路の前記分岐について前記セクションを選択する
ための選択手段と、前記第１のプログラムを、前記選択
手段による選択がなされた前記実行経路に基づいて、前
記選択に基づく順序で一連の前記各セクションを実行す
る第２のプログラムに変換する変換手段とを具備するこ
とを特徴としている。

【００２１】請求項１記載の発明によれば、プロセスが
実行制御可能なセクションに区分され、各セクションの
ありうる実行順序が実行経路（シナリオ）で表される。
シナリオは、例えばネットワーク構造の状態遷移図で表
すことができ、ある状態を表すノードからは、この状態
に後続して実行可能な各セクションが、分岐エッジとし
て次の状態のノードに伸びる。このようなシナリオ上に
は、各セクションのあり得る実行順序に対応して、順序
と同数の経路が存在する。このシナリオの各分岐につい
て、先に実行すべきセクションのエッジを選択していく
ことにより、意図する実行順序の組み合わせからなるシ
ナリオが生成される。このシナリオに基づいて、第１の
プログラムを変換して生成された第２のプログラムは、
悪い非決定性が存在しない。このように、請求項１記載
の発明によれば、シナリオ上で実行順序を指定するだけ
で指定通りの挙動を示すプログラムを得ることができる
ため、信頼性の高いプログラムを容易に作成することが
できる。

【００２２】請求項２記載の発明によるプログラミング
支援装置は、複数のプロセスを含む第１のプログラムの
前記各プロセスを複数のセクションで表し、前記複数の
セクションのあり得る実行順序を前記セクション間の分
岐を用いて表す実行経路に対し、前記実行経路の前記分
岐について前記セクションを選択するための選択手段
と、前記第１のプログラムを、前記選択手段による選択
がなされた前記実行経路に基づいて、前記選択に基づく
順序で一連の前記各セクションを実行する第２のプログ
ラムに変換する変換手段とを具備することを特徴として
いる。

【００２３】また、請求項１５記載の発明によるプログ
ラミング支援方法は、請求項２記載の発明を方法の観点
から把握したものであって、複数のプロセスを含む第１
のプログラムの前記各プロセスを複数のセクションで表
し、前記複数のセクションのあり得る実行順序を前記セ
クション間の分岐を用いて表す実行経路に対し、前記実
行経路の前記分岐について前記セクションを選択するた
めの選択処理と、前記第１のプログラムを、前記選択処
理における選択がなされた前記実行経路に基づいて、前
記選択に基づく順序で一連の前記各セクションを実行す
る第２のプログラムに変換する変換処理とを具備するこ
とを特徴としている。

【００２４】請求項２、１５記載の発明によれば、各プ
ロセスの各セクションのあり得る実行順序が実行経路
（シナリオ）で表される。シナリオは、請求項１記載の
発明と同様に、例えばネットワーク構造の状態遷移図で
表すことができる。このようなシナリオ上には、各プロ
セスの各セクションのあり得る実行順序に対応して、順
序と同数の経路が存在する。このシナリオの各分岐につ
いて、先に実行すべきセクションのエッジを選択してい
くことにより、意図する実行順序の組み合わせからなる
シナリオが生成される。このシナリオに基づいて生成さ
れる第２のプログラムには、悪い非決定性が存在しな
い。このように、請求項２、１５記載の発明によれば、
シナリオ上で実行順序を指定するだけで指定通りの挙動
を示すプログラムが得られるため、複数のプロセスが同
時並行的に動作する並行プログラムを容易に作成するこ
とができる。また、信頼性の高い並行プログラムを容易
に作成することができる。

【００２５】請求項３記載の発明によるプログラミング
支援装置は、複数のプロセスを含む第１のプログラムの
前記各プロセスを、実行制御可能なセクションに区分す
る区分手段と、前記各プロセスの前記各セクションのあ
り得る実行順序を、前記セクション間の分岐を用いて表
す実行経路を生成する生成手段と、前記生成手段によっ
て生成される前記実行経路の前記分岐について、前記セ
クションを選択するための選択手段と、前記第１のプロ
グラムを、前記選択手段による選択がなされた前記実行
経路に基づいて、前記選択に基づく順序で一連の前記各
セクションを実行する第２のプログラムに変換する変換
手段とを具備することを特徴としている。

【００２６】請求項１６記載の発明によるプログラミン
グ支援方法は、請求項３記載の発明を方法の観点から把
握したものであって、複数のプロセスを含む第１のプロ
グラムの前記各プロセスを、実行制御可能なセクション
に区分する区分処理と、前記各プロセスの前記各セクシ
ョンのあり得る実行順序を、前記セクション間の分岐を
用いて表す実行経路を生成する生成処理と、前記生成処
理において生成される前記実行経路の前記分岐につい
て、前記セクションを選択するための選択処理と、前記
第１のプログラムを、前記選択処理における選択がなさ
れた前記実行経路に基づいて、前記選択に基づく順序で
一連の前記各セクションを実行する第２のプログラムに
変換する変換処理とを具備することを特徴としている。

【００２７】請求項３、１６記載の発明によれば、各プ
ロセスが実行制御可能なセクションに区分され、各プロ
セスの各セクションのあり得る実行順序が、セクション
の分岐を用いて表す実行経路（シナリオ）で表される。
このシナリオの分岐について、セクションが選択される
ことにより、意図する実行順序の組み合わせのみからな
るシナリオが生成される。このシナリオに基づいて生成
される第２のプログラムには、悪い非決定性が存在しな
い。このように、シナリオ上で実行順序を指定するのみ
で指定通りの挙動を示すプルグラムが得られるので、信
頼性の高い並行プログラムを容易に作成することができ
る。

【００２８】請求項４記載の発明によるプログラミング
支援装置は、請求項３記載の発明において、前記生成手
段は、前記各プロセスの前記各セクションの実行順序
を、前記選択の結果が前記第２のプログラムによる実行
結果に影響を与えるセクション同士の分岐に限定して表
す実行経路を生成するように構成されたことを特徴とし
ている。

【００２９】請求項４記載の発明によれば、選択の結果
が第２のプログラムによる実行結果に影響を与えない、
すなわち、悪い非決定性を生じないセクション同士の分
岐が実行経路（シナリオ）に含まれないため、シナリオ
が単純化され理解容易となり、プログラミングが効率化
される。

【００３０】請求項５記載の発明によるプログラミング
支援装置は、請求項４記載の発明において、前記選択手
段による選択がなされた前記実行経路を、前記選択の結
果が前記第２のプログラムによる実行結果に影響を与え
ないセクション同士の分岐を付加することによって拡張
する拡張手段を具備することを特徴としている。

【００３１】請求項５記載の発明によれば、選択の結果
が第２のプログラムによる実行結果に影響を与えない分
岐、すなわち、無害な非決定性を生じる分岐が付加され
るため、変換後の第２のプログラムの非決定性が増大
し、プログラムの並列性が高まり性能と柔軟性が向上す
る。

【００３２】請求項６記載の発明によるプログラミング
支援装置は、複数のプロセスを含む第１のプログラムの
前記各プロセスを、実行制御可能なセクションに区分す
る区分手段と、前記各セクション間の依存関係を検出す
る検出手段と、前記各プロセスの前記各セクションのあ
りうる実行順序を、セクション間の分岐を用いて表す実
行経路を生成する生成手段と、前記実行経路の前記分岐
のうち、前記依存関係を有する分岐について前記セクシ
ョンを選択するための選択手段と、前記第１のプログラ
ムを、前記選択手段による選択がなされた前記実行経路
に基づいて、前記選択に基づく順序で一連の前記各セク
ションを実行する第２のプログラムに変換する変換手段
とを具備することを特徴としている。

【００３３】請求項１７記載の発明によるプログラミン
グ支援方法は、請求項６記載の発明を方法の観点から把
握したものであって、複数のプロセスを含む第１のプロ
グラムの前記各プロセスを、実行制御可能なセクション
に区分する区分処理と、前記各セクション間の依存関係
を検出する検出処理と、前記各プロセスの前記各セクシ
ョンのありうる実行順序を、セクション間の分岐を用い
て表す実行経路を生成する生成処理と、前記実行経路の
前記分岐のうち、前記依存関係を有する分岐について前
記セクションを選択するための選択処理と、前記第１の
プログラムを、前記選択処理における選択がなされた前
記実行経路に基づいて、前記選択に基づく順序で一連の
前記各セクションを実行する第２のプログラムに変換す
る変換処理とを具備することを特徴としている。

【００３４】請求項６、１７記載の発明によれば、プロ
セスが実行制御可能なセクションに区分され、各プロセ
スの各セクションのあり得る実行順序が実行経路（シナ
リオ）で表される。このシナリオの各分岐のうち、依存
関係を有する分岐においてセクションが選択されること
により、例えば先に実行すべきセクションが選択されて
いく。これにより、意図する実行順序の組み合わせのみ
からなるシナリオが生成され得る。このシナリオに基づ
いて、第１のプログラムに実行タイミング制御の命令等
を挿入して第２のプログラムとすることにより、悪い非
決定性が存在しない第２のプログラムが生成され得る。
このように、請求項６、１７記載の発明では、シナリオ
上でセクションを選択することにより実行順序を指定す
るだけで、指定通りの挙動を示すプログラムが得られ
る。そのため、信頼性の高い並行プログラムを容易に作
成することができる。

【００３５】請求項７記載の発明によるプログラミング
支援装置は、請求項６記載の発明において、前記生成手
段は、前記各プロセスの前記各セクションの実行順序
を、前記依存関係を有するセクション同士の分岐に限定
して表す実行経路を生成するように構成されたことを特
徴としている。

【００３６】請求項７記載の発明によれば、依存関係を
有しないセクション同士の分岐が実行経路（シナリオ）
に含まれないため、シナリオが単純化され理解容易とな
り、プログラミングが効率化される。この場合、依存関
係を有しないセクション同士の実行順序は悪い非決定性
を生じないため、シナリオに含まれない場合でもプログ
ラムの信頼性は低下しない。

【００３７】請求項８記載の発明によるプログラミング
支援装置は、請求項７記載の発明において、前記選択手
段による選択がなされた前記実行経路を、前記依存関係
を有しないセクション同士の分岐を付加することによっ
て拡張する拡張手段を有することを特徴としている。

【００３８】請求項８記載の発明によれば、依存関係を
有しないセクション同士の分岐が実行経路（シナリオ）
に付加されるが、このような分岐は無害な非決定性を生
じる。このため、変換後の第２のプログラムの非決定性
が増大し、プログラムの並列性が高まり性能と柔軟性が
向上する。

【００３９】請求項９記載の発明によるプログラミング
支援装置は、請求項１、２、３、又は６記載の発明にお
いて、前記第１のプログラムを、前記選択手段による選
択がなされた前記実行経路上のセクション間の実行順序
に基づいて模擬実行する実行手段を具備することを特徴
としている。

【００４０】請求項９記載の発明によれば、実行経路
（シナリオ）上でセクションを選択する作業が行われる
度に、その時点でのシナリオ通りに第１のプログラムを
模擬実行することができる。このため、実行結果によっ
て選択内容の妥当性を確認したり、プログラム中のバグ
を発見することによって、プログラムの信頼性とプログ
ラミングの効率が向上する。

【００４１】請求項１０記載の発明によるプログラミン
グ支援装置は、請求項１、２、３、又は６記載の発明に
おいて、前記変換手段が、前記依存関係において実行が
先とされた前記セクションの後に、プロセス間の同期を
実現するための第１の命令を挿入し、当該依存関係にお
いて実行が後とされた前記セクションの前に、前記第１
の命令に対応する第２の命令を挿入することによって、
前記変換を行うように構成されたことを特徴としてい
る。

【００４２】請求項１０記載の発明によれば、セクショ
ン間の指定された先行制御が、プロセス間の同期信号に
よって容易かつ確実に実現される。

【００４３】請求項１１記載の発明によるプログラミン
グ支援装置は、請求項１、２、３、又は６記載の発明に
おいて、前記拡張手段が、前記実行経路を前記各プロセ
スに対応させて分解し前記プロセス毎の実行経路を生成
する分解手段と、前記プロセス毎の実行経路について、
冗長な部分を削除する削除手段とを有し、前記変換手段
が、前記冗長な部分が削除された各実行経路に基づい
て、前記第２のプログラムを生成するように構成された
ことを特徴としている。

【００４４】請求項１１記載の発明によれば、実行経路
（シナリオ）が各プロセスに対応して分解され、プロセ
ス毎のシナリオが生成される。このプロセス毎のシナリ
オについて、冗長な部分が削除されることにより最適化
され、最適化された各シナリオに基づいて第２のプログ
ラムが生成される。このように、プロセス毎にシナリオ
を最適化することにより無害な非決定性を導入すること
ができ、容易に並行プログラムである第２のプログラム
を生成することができる。

【００４５】請求項１２記載の発明によるプログラミン
グ支援装置は、請求項１、２、３、又は６記載の発明に
おいて、前記拡張手段が、前記実行経路を前記各プロセ
スに対応させて分解し前記プロセス毎の実行経路を生成
する分解手段と、前記プロセス毎の実行経路について、
冗長な部分を削除する削除手段とを有し、前記変換手段
が、前記冗長な部分が削除された各実行経路に基づい
て、前記第２のプログラムを生成するように構成され、
前記分解手段が、前記実行経路を分解する際に、前記各
実行経路に対し該実行経路間の同期をとるための同期制
約を付加するように構成され、前記削除手段が、前記同
期制約のうち冗長な同期制約を除去するように構成され
たことを特徴としている。

【００４６】請求項１２記載の発明によれば、実行経路
（シナリオ）が各プロセスに対応して分解され、プロセ
ス毎のシナリオが生成される。このとき、分解された個
々のシナリオの集合から最初のシナリオが再現できるよ
うに、各シナリオに対しシナリオ間の同期をとるための
同期制約が付加される。また、このプロセス毎のシナリ
オについて、冗長な部分、すなわち冗長な同期制約が除
去されることにより、最適化される。この最適化によ
り、無害な非決定性が導入される。このように、プロセ
ス毎にシナリオを最適化することにより無害な非決定性
を導入することができ、容易に並行プログラムである第
２のプログラムを生成することができる。

【００４７】請求項１３記載の発明によるプログラミン
グ支援装置は、複数のプロセスを含む第１のプログラム
の前記各プロセスを複数のセクションで表し、前記複数
のセクションのあり得る実行順序を前記セクション間の
分岐を用いて表す実行経路を生成する生成手段と、前記
第１のプログラムを、前記生成手段によって生成された
実行経路に基づいて、一連の前記セクションを実行する
第２のプログラムに変換する変換手段とを具備し、前記
拡張手段が、前記実行経路を前記各プロセスに対応させ
て分解し前記プロセス毎の実行経路を生成する分解手段
と、前記プロセス毎の実行経路について、冗長な部分を
削除する削除手段とを有し、前記変換手段が、前記冗長
な部分が削除された各実行経路に基づいて、前記第２の
プログラムを生成するように構成されたことを特徴とし
ている。

【００４８】請求項１８記載の発明によるプログラミン
グ支援方法は、請求項１３記載の発明を方法の観点から
把握したものであって、複数のプロセスを含む第１のプ
ログラムの前記各プロセスを複数のセクションで表し、
前記複数のセクションのあり得る実行順序を前記セクシ
ョン間の分岐を用いて表す実行経路を生成する生成処理
と、前記第１のプログラムを、前記生成処理において生
成された実行経路に基づいて、一連の前記セクションを
実行する第２のプログラムに変換する変換処理とを具備
し、前記拡張処理は、前記実行経路を前記各プロセスに
対応させて分解し前記プロセス毎の実行経路を生成する
分解処理と、前記プロセス毎の実行経路について、冗長
な部分を削除する削除処理とを有し、前記変換処理は、
前記冗長な部分が削除された各実行経路に基づいて、前
記第２のプログラムを生成することを特徴としている。

【００４９】請求項１３、１８記載の発明によれば、プ
ロセスが複数のセクションで表され、これら複数のセク
ションのあり得る実行順序がセクション間の分岐を用い
て表された実行経路（シナリオ）が生成される。そし
て、このシナリオが各プロセスに対応して分解され、プ
ロセス毎のシナリオが生成される。このプロセス毎のシ
ナリオについて、冗長な部分が削除されることにより最
適化され、最適化された各シナリオに基づいて第２のプ
ログラムが生成される。このように、プロセス毎にシナ
リオを最適化することにより無害な非決定性を導入する
ことができ、容易に並行プログラムである第２のプログ
ラムを生成することができる。

【００５０】請求項１４記載の発明によるプログラミン
グ支援装置は、請求項１３記載の発明において、前記分
解手段が、前記実行経路を分解する際に、前記各実行経
路に対し該実行経路間の同期をとるための同期制約を付
加するように構成され、前記削除手段が、前記同期制約
のうち冗長な同期制約を除去するように構成されたこと
を特徴としている。

【００５１】請求項１４記載の発明によれば、実行経路
（シナリオ）が各プロセスに対応して分解され、プロセ
ス毎のシナリオが生成される。このとき、分解された個
々のシナリオの集合から最初のシナリオが再現できるよ
うに、各シナリオに対しシナリオ間の同期をとるための
同期制約が付加される。また、このプロセス毎のシナリ
オについて、冗長な部分、すなわち冗長な同期制約が除
去されることにより、最適化される。この最適化によ
り、無害な非決定性が導入される。このように、プロセ
ス毎にシナリオを最適化することにより無害な非決定性
を導入することができ、容易に並行プログラムである第
２のプログラムを生成することができる。

【００５２】

【発明の実施の形態】次に、本発明の実施の形態の例に
ついて図面にしたがって具体的に説明する。なお、実施
の形態の各機能は、所定のソフトウェアがコンピュータ
及び周辺機器を制御することで実現される。すなわち、
本明細書では、発明及び実施の形態を、各機能や各処理
に対応する仮想的回路ブロック（「〜手段」や「〜部」
など）を想定して説明している。このため、各ブロック
に対して、各ハードウェア要素やソフトウェア要素は１
対１には対応しない。

【００５３】ここで、本発明の実施の形態では、並行プ
ログラムの開発にあたり、並行プログラムを実行するた
めのいわゆるターゲットマシンを、並行プログラムを開
発するためのいわゆるホストマシンとして用いるものと
する。

【００５４】また、本形態では、複数のＣＰＵを用いる
いわゆるマルチＣＰＵシステムを用い、各プロセスは共
有メモリにアクセスするものとする。図１は、本発明の
実施の形態に用いるコンピュータの概念図を示す。すな
わち、このコンピュータでは、各プロセッサＣ１，Ｃ２
はそれぞれ、プログラムを構成するプロセスＰ１とＰ２
を同時並行的に実行し、各プロセッサＣ１，Ｃ２は、プ
ロセスＰ１，Ｐ２の内容に応じて、バス及び入出力制御
回路Ｂを経由して、共有メモリＭの他、入力装置Ｉ、出
力装置Ｏ、外部記憶装置Ｓなどの周辺装置にアクセスす
る。

【００５５】このコンピュータにおいて、典型的には、
入力装置Ｉはキーボードやマウスなどであり、各種コマ
ンドやデータの入力を行う手段である。外部記憶装置Ｓ
は、ハードディスク装置、磁気ディスク又は光磁気ディ
スクなどからなり、ソースプログラムやデバッグ状況に
関する情報を書込み又は読み出すことができるようにな
っている。出力装置Ｏは、ＣＲＴ表示装置やプリンタ印
字装置などであり、ソースプログラムやデバッグ状況に
関する情報等をテキスト又はグラフィック表示等するこ
とによりユーザに提供する。ユーザは、これら入力装置
Ｉ及び出力装置Ｏを用いて、対話的にコンピュータを操
作することができる。但し、コンピュータの規模・構成
やＣＰＵの数・形式は自由で、例えば、コンピュータネ
ットワーク、分散処理など各種の構成を自由に用い得
る。

【００５６】すなわち、本発明における並行プログラム
をターゲットマシンとして実行するコンピュータは、い
わゆる並列計算機でもよく、この場合共有メモリの有無
は問わない。また、分散ネットワーク計算機システムや
単一のＣＰＵにおけるマルチタスクシステムでもよい。
なお、単一のＣＰＵにおけるマルチタスクシステムの場
合は、１つのＣＰＵに複数のプロセスが存在しうる。

【００５７】また、本発明におけるホストマシンは、タ
ーゲットマシンと異なってもよく（クロス開発環境）、
プログラムのシミュレータを有すれば、単一のＣＰＵの
みを有するコンピュータでもよい。

【００５８】（１）構成本実施の形態は、請求項１〜１４に記載のプログラミン
グ支援装置、請求項１５〜１８に記載のプログラミング
支援方法、及び請求項１９〜２２に記載のプログラミン
グ支援プログラムを記録した媒体に対応するものであ
る。

【００５９】本実施の形態は、図１に示したコンピュー
タ上で実現されるが、態様の一例は、プロセッサＣ１又
はＣ２上で、本実施の形態の各機能を実現するための単
一のプロセスからなるプログラムを実行することであ
る。

【００６０】図２は、本形態の構成を概念的に示す機能
ブロック図である。この図に示すように、本装置は、エ
ディタ１、区分手段２、検出手段３、生成手段４、表示
手段５、選択手段６、実行手段７、拡張手段８、及び変
換手段９を有する。

【００６１】エディタ１は、コンピュータ上で実行され
る複数のプロセスを含む第１のプログラムを作成・編集
するための手段である。区分手段２は、第１のプログラ
ムの各プロセスを実行制御可能なセクションに区分す
る。この区分は、例えば、第１のプログラムを構成する
各プロセスに、割り込み可能なポイント（以下、「シナ
リオポイント」という）を設定することによって行う。

【００６２】検出手段３は、異なったプロセス間におい
て、各セクション間の依存関係（先行制約）を検出す
る。検出は、例えば以下のように行う。すなわち、ある
プロセスにある対象を変更する命令が検出された場合、
他の全てのプロセスにおいて、上記命令と同一の対象の
状態によって結果が影響される全ての命令を検出する。
そして、上記変更する命令について、影響される全ての
命令との間に、依存関係が存在するとみなす。

【００６３】このような場合の依存関係の典型例は、共
有メモリの書き込み命令と読み出し命令である。依存関
係の他の例は、プロセス間で共有されるフラグを変更す
る命令と、このフラグに応じて条件判断を行う命令であ
る。逆に、メモリの読み出し命令相互間には依存関係は
存在しない場合が一般的と考えられる。また、プロセッ
サ固有のローカルなメモリのみを処理対象とするサブル
ーチンは、依存関係検出の対象から除外してよい。

【００６４】生成手段４は、各プロセスの各セクション
のありうる実行順序を、セクション間の分岐を用いて表
す実行経路（シナリオ）を生成する。シナリオは、並行
プログラムについて無限に存在するテストケースの中
で、設計者が期待する挙動を表現した本質的なものであ
り、また、外部との入出力だけでなく、内部の挙動も表
現している点で従来技術のテストケースと異なる。すな
わち、並行プログラムにおいては、各命令の実行の先後
関係に基づいて極めて多数の経路が存在する。そして、
すべてのケースのテストは現実的に困難である一方、本
質的に意味のある経路は全経路のごく一部である。な
お、このシナリオの表現方法は、例えば文献“Structur
al Testing of Concurrent Programs ”(Richard N. Ta
ylor et al,IEEE TRANSACTIONS ON SOFTWARE ENGINEERI
NG, VOL. 18, NO.3, MARCH 1992) に示されているよう
な周知の方法が採用される。

【００６５】このようなシナリオは、例えばネットワー
ク構造の状態遷移図で表すことができる。状態遷移図で
は、ある状態を表すノードからは、この状態に後続し得
るプロセスの各セクションが、分岐エッジとして次の状
態のノードに伸びる。

【００６６】シナリオはツリー構造図で表すこともでき
るが、同じいくつかの命令が異なった順序で実行された
後の経路は合流させても、命令の組み合わせからなる経
路の数は減少しない。例えば、ツリー構造において、命
令ａ，ｂ，ｃにつき、ａ→ｂ→ｃという順序で実行する
枝とｂ→ａ→ｃという順序で実行する枝とに分れている
場合に、それらを実行した後の経路を合流させたとして
も、全体の経路の数は変わらない。このため、シナリオ
としては、ネットワーク構造の方が理解が容易である。
すなわち、これらシナリオ上には、各プロセスの各セク
ションのあり得る実行順序に対応して、順序と同数の経
路が存在するためである。

【００６７】表示手段５は、第１のプログラム及びシナ
リオ等の各種データを表示する。すなわち、生成手段４
によって生成されたシナリオがこの表示手段５に表示さ
れる。なお、各種情報を、プリンタなど所望の出力装置
から必要に応じて出力するようにしてもよい。

【００６８】選択手段６は、生成手段４によって生成さ
れたシナリオの各分岐のうち、上述した依存関係を有す
る分岐について上記セクションを選択するための手段で
ある。すなわち、シナリオが上記表示装置５に表示され
ると、設計者が選択手段６を通じて上記分岐についてセ
クションを選択するようになっている。

【００６９】実行手段７は、選択手段６によって選択さ
れたセクション間の実行順序に基づいて、第１のプログ
ラムを模擬実行する。この模擬実行の結果は、上記表示
手段５に表示されるようになっている。

【００７０】拡張手段８は、上記依存関係に基づいて、
上記シナリオと等価な挙動を導出し、それらの挙動が可
能となるようにシナリオを拡張する。具体的には、上記
シナリオについて、上記依存関係を有しないセクション
同士の分岐を付加することによって拡張を行う。これら
依存関係のない分岐の付加は、プログラムに、無害な非
決定性をもたらす。

【００７１】変換手段９は、拡張手段８によって拡張さ
れた上記シナリオに基づき第１のプログラムを変換して
第２のプログラムを生成する。すなわち、拡張された上
記シナリオに基づいて、選択された順序で一連の各セク
ションを実行する第２のプログラムに変換する。この変
換では、上記シナリオ以外の挙動をしないように抑制す
る。具体的には、ソースコードに同期命令を埋め込むこ
とにより、挙動の抑制を行う。

【００７２】ここで、拡張手段８と変換手段９の具体的
な構成例について示す。図３は、上記拡張手段８の具体
的な構成及び拡張手段８と変換手段９との関係を概念的
に示す機能ブロック図である。拡張手段８は、シナリオ
分解手段１１と、シナリオ最適化手段１２とを有してい
る。シナリオ分解手段１１は、上記シナリオを第１のプ
ログラムに対応させて分解し、プロセス毎のシナリオを
生成する。また、シナリオ分解手段１１は、単純にシナ
リオを分解するのではなく、分解した個々のシナリオの
集合から最初のシナリオが再現できるように、シナリオ
間の同期をとるための情報（同期命令）を付加する。

【００７３】ここで、シナリオが有向グラフで表されて
いる場合のシナリオ分解手段１１による分解について説
明する。まず、図４及び図５に、シナリオ分解手段１１
による同期命令を挿入する手順を示す。これらの図にお
いて、各プロセスにおける命令の実行を矢印のエッジで
表し、命令前後の状態を円形のノードで表している。ま
た、図４は、プロセス間に共有して使用される変数であ
る共有変数がない場合を示し、図５は、プロセス間に共
有変数がある場合を示す。

【００７４】まず、図４（ａ）において、すべてのプロ
セスが共有変数をアクセスしない動作であるものとする
と、同図（ｂ）に示すように、有向グラフの全ての分岐
に同期命令を挿入する。すなわち、この図に示すシナリ
オでは、２つ目のノードで分岐しているため、その分岐
の後に同期命令ｓ１，ｓ２を挿入する。次に、図５
（ａ）において、共有変数をアクセスする命令ｒ，ｗを
それぞれ含むものとする。この場合、同図（ｂ）に示す
ように、上記各命令ｒ，ｗの前（または後）に同期命令
ｓ０，ｓ３を、分岐の後に同期命令ｓ１，ｓ２を挿入す
る。

【００７５】以上のようにして同期命令を挿入したもの
に対して、シナリオ分解手段１１は、各プロセス毎にプ
ロセスがもとからもっていた命令と同期命令のみからな
るグラフとして、プロセス毎のシナリオを生成する。

【００７６】シナリオ最適化手段１２は、第１のプログ
ラムを解析し、プロセス毎のシナリオに冗長な部分があ
ればそれらを除去し、最適化されたシナリオ（最適化シ
ナリオ）を生成する。すなわち、例えば上記同期命令の
冗長なものを削除し、必要な同期命令のみを残す。この
同期命令の削除は、グラフ縮約ルールを適用することに
よって行われる。図６及び図７に、このグラフ縮約ルー
ルの一例を示す。図６は、プロセス間に共有変数がない
場合を示し、図７は、プロセス間に共有変数がある場合
を示す。なお、以下に示すルールを直接プログラムとし
て表すようにしてもよい。

【００７７】まず、図６において、プロセス間に共有変
数がない場合について示す。同図（ａ）に示すように、
命令ａ１の後に分岐した同期命令ｓ１，ｓ２が挿入され
ており、その行き先が同じであり、同期命令ｓ１，ｓ２
以外に同期命令がない場合、同期命令ｓ１，ｓ２は削除
される（ｒｕｌｅ１）。また、同図（ｂ）に示すよう
に、分岐がない状態で命令ａ１と命令ａ２の間に同期命
令ｓ１が挿入されており、この同期命令ｓ１以外に同期
命令がない場合、この同期命令は削除される（ｒｕｌｅ
２）。更に、同図（ｃ）に示すように、命令ａ１の後に
分岐したループ状の同期命令ｓ１が挿入されており、こ
の同期命令ｓ１以外に同期命令がない場合、この同期命
令ｓ１は削除される（ｒｕｌｅ３）。また、同期をとっ
ている他のプロセス側の同期命令がすべて削除された場
合は、対応する同期命令も削除される（ｒｕｌｅ４）。

【００７８】次に、図７において、プロセス間に共有変
数がある場合について示す。同図（ａ）に示すように、
命令ａ１の後に分岐した同期命令ｓ１，ｓ２が挿入され
ており、その行き先が同じであり、同期命令ｓ１，ｓ２
以外に同期命令がなく、かつ、命令ａ２が共有変数をア
クセスする命令ではない場合、同期命令ｓ１，ｓ２は削
除される（ｒｕｌｅ１）。また、同図（ｂ）に示すよう
に、分岐がない状態で、命令ａ１と命令ａ２の間に同期
命令ｓ１，ｓ２が挿入されており、これら同期命令ｓ
１，ｓ２以外に同期命令がない場合、同期命令ｓ１のみ
が削除され同期命令ｓ２のみが残される（ｒｕｌｅ
２）。更に、同図（ｃ）に示すように、命令ａ１の後に
分岐したループ状の同期命令ｓ１が挿入されており、こ
の同期命令ｓ１以外に同期命令がない場合、この同期命
令ｓ１は削除される（ｒｕｌｅ３）。また、同期をとっ
ている他のプロセス側の同期命令が削除された場合は、
対応する同期命令も削除される（ｒｕｌｅ４）。

【００７９】上記変換手段９は、最適化シナリオから、
シナリオと、そのシナリオから拡張される挙動とのみを
再現する第２のプログラムを生成する。具体的には、例
えば上記のようにして残した同期命令を第２のプログラ
ムを示すソースプログラムに付加することによって行
う。

【００８０】（２）作用及び効果上記のような構成を有する本実施の形態におけるプログ
ラミングは、以下のような手順で行われる。ここで、図
８は、本実施の形態におけるプログラミングの手順を示
すフローチャートである。

【００８１】［プログラムの作成処理］まず、設計者
は、エディタ１を用いて第１のプログラムを作成・入力
する（ステップ８０１）。プログラムの作成は、例え
ば、対象の並行システムに対し、並行性を用いた自然な
モデル化を行い、モデルを構成する各プロセスの構造と
挙動とをコーディングすることによって行うことができ
る。この時点では、この第１のプログラムには、エラー
が潜在的に存在する可能性がある。

【００８２】次の表１は、本実施の形態において例とし
て用いる並行プログラムを構成するプロセスＰ１，Ｐ２
のソースコードの例である。

【００８３】

【表１】Ｐ１：ｂｅｇｉｎｉｎｉｔ１；／＊メモリＭを初期化する＊／ｒｅａｄ１；／＊メモリＭから読み込む＊／ｗｒｉｔｅ１；／＊メモリＭに書き込む＊／ｅｎｄＰ２：ｂｅｇｉｎｒｅａｄ２；／＊メモリＭから読み込む＊／ｗｒｉｔｅ２；／＊メモリＭに書き込む＊／ｅｎｄ

【００８４】この例では、プロセスＰ１とＰ２間に何ら
制御関係が存在しないので、各プロセスの各命令の実行
順序は予測不能な悪い非決定性を帯びている。また、図
９は、この時点でのプロセスＰ１，Ｐ２が各プロセッサ
Ｃ１，Ｃ２に対応する状態を示す概念図である。

【００８５】［プロセスの区分処理］このようにプログ
ラムが作成されると、区分手段２が、第１のプログラム
の前記各プロセスＰ１，Ｐ２を、実行制御可能なセクシ
ョンに区分する（ステップ８０２）。すなわち、区分手
段２は、第１のプログラムの各プロセスＰ１，Ｐ２に上
述したシナリオポイントを設定することにより区分を行
う。

【００８６】このような区分は、各プロセスＰ１，Ｐ２
に、割り込み可能なポイントを表すポイント（以下「シ
ナリオポイント」という）を設定することによって行う
ことができる。シナリオポイントは、例えば各命令の前
後に設定すればよく、また、プロセス内部のみでのロー
カルな一連の処理が存在するときは、その処理の途中で
はなく処理の前後にシナリオポイントを設定してもよ
い。

【００８７】すなわち、シナリオポイントで区切られた
区間は割り込み禁止区間であるから、区間の途中で割り
込むことはできず、したがって同期信号などによって実
行制御を行うことができない。この結果、シナリオポイ
ントで区切られた区間がセクションとなる。ここでは、
各命令が１つのセクションを形成するようにシナリオポ
イントを指定するものとし、以下の説明では命令語その
ものをセクション名として用いる。なお、プロセス中の
同期命令は割り込みを明示的に発生させるので、自動的
にシナリオポイントとなる。

【００８８】［依存関係の検出処理］次に、検出手段３
が、プロセスの各セクション間の依存関係を検出する
（ステップ８０３）。検出された依存関係は所定のメモ
リ領域に保存する。すなわち、検出手段３は、あるプロ
セスにある対象を変更する命令を検出すると、他の全て
のプロセスにおいて、その対象が変更されることによっ
て結果に影響を受ける全ての命令を検出する。そして、
その変更する命令と、上記影響を受ける全ての命令との
間に、依存関係が存在するとみなす。

【００８９】例えば、共有メモリに対してあるデータを
書き込む書き込み命令を検出した場合、他の全てのプロ
セスにおいて、そのデータを読み出す読み出し命令を検
出する。そして、上記書き込み命令とその読み出し命令
との間に依存関係が存在するとみなす。

【００９０】ここでは、共有メモリに関連して

【表２】ｉｎｉｔ１とｒｅａｄ２，ｗｒｉｔｅ２ｒｅａｄ１とｗｒｉｔｅ２ｗｒｉｔｅ１とｒｅａｄ２，ｗｒｉｔｅ２の間に依存関係が検出されたものとする。

【００９１】［シナリオの生成処理］続いて、生成手段
４が、上述したシナリオを生成する（ステップ８０
４）。図１０はシナリオの一例であり、表１に例示した
プログラムについてあり得る全ての経路を状態遷移図で
表現したシナリオの例である。シナリオを表すこのよう
な状態遷移図をシナリオグラフと呼ぶ。この図では、各
命令の実行を矢印のエッジで表し、命令前後の各状態を
円形のノードで表している。なお、図１０に示すシナリ
オグラフは、遷移可能な経路を全て表した場合の図であ
り、そのような経路が１０通り存在することを示してい
る。

【００９２】また、本実施の形態におけるシナリオの生
成では、各プロセスの各セクションの挙動順序を、依存
関係を有するセクション同士の分岐に限定して表す。こ
のようなシナリオの生成では、依存関係を有しないセク
ション同士の分岐については、いずれかのセクションを
生成しない。例えば、図１０のノードｎ１２におけるｒ
ｅａｄ１とｒｅａｄ２の分岐は、ｒｅａｄ１とｒｅａｄ
２に依存関係が無いため、いずれが先でも結果は同じで
ある。そのため、例えば、セクションｒｅａｄ２のエッ
ジは生成せず、ｒｅａｄ１のエッジのみ生成する。

【００９３】［分岐の選択処理］次に、上記のように生
成されたシナリオが、表示手段５によって表示される
（ステップ８０５）。このとき、依存関係を有しないセ
クションについては、上記のようにいずれかの分岐のみ
が表示されるが、依存関係を有するセクション同士の分
岐については、設計者が選択手段６を通じてセクション
を選択する（ステップ８０６）。

【００９４】例えば、図１０に示すノードｎ１１におい
ては、ｉｎｉｔ１とｒｅａｄ２との間に依存関係があ
る。その場合、図１１に示すように、選択に係るノード
ｎ１１とセクションｉｎｉｔ１，ｒｅａｄ２のエッジが
太線で強調表示されると共に、画面に選択のためのウイ
ンドウが表示される。

【００９５】ウインドウにはメッセージと共に選択肢を
表すアイコンが表示されており、設計者はマウスのポイ
ンタでいずれかのアイコンをポイントし、マウスのボタ
ンをクリックすることによって所望のセクションを選択
することができる。ここでは、ｉｎｉｔ１を先に実行す
るセクションとして選択し、ｒｅａｄ２を後に実行する
セクションとして選択したものとする。すなわち、ｉｎ
ｉｔ１よりｒｅａｄ２を先に実行すると初期化の前に読
み込むことになり、バグとなるので選択しない。そし
て、選択されなかったエッジは削除される。図１２は、
ノードｎ１１からのセクションｒｅａｄ２が削除された
後のシナリオグラフの状態を示す図である。

【００９６】また、エッジが削除される場合は、削除さ
れたエッジのみを入力とするノードも遷移の可能性がな
くなるため生成されない。すなわち、ノードｎ１１にお
いてセクションｒｅａｄ２が選択された場合に生成され
るはずであったノードｎ２１，ｎ３１，ｎ２２，ｎ３２
は生成されない。ｎ１２においては、ｒｅａｄ１とｒｅ
ａｄ２に依存関係がないので、そのような場合は、ノー
ドｎ１２における分岐においてｒｅａｄ２は省略されｒ
ｅａｄ１のエッジのみが生成される。

【００９７】更に、セクション間に実質的に依存関係が
存在しない場合や、セクションのいずれが先になる場合
もそれぞれ意味のある動作を行う場合は、双方を選択し
てもよい。図１１のウインドウ中のアイコン「双方あ
り」は、このような選択を入力するためのものである。
ここで、図１３は、ノードｎ１３についてｗｒｉｔｅ１
とｒｅａｄ２から分岐を選択する場合の画面の表示例を
示した図である。この状態で「双方あり」のアイコンを
選択した場合は、エッジは削除されず、図１３に示すよ
うな状態のままとなる。

【００９８】［模擬実行処理］次に、上記のようにして
選択を行った結果に基づき、設計者は、実行手段７を用
いて第１のプログラムを模擬実行する（ステップ８０
７）。すなわち、設計者は、セクションの選択を行う
と、逐次第１のプログラムを模擬実行する。そして、そ
の実行結果は、表示手段７に表示される（ステップ８０
８）。その表示された実行結果により、設計者は第１の
プログラム中にバグが存在するか否かを判断し（ステッ
プ８０９）、バグが存在せず、結果が意図した通りであ
って、かつ、シナリオの生成処理が終了していない場合
は（ステップ８１０）、設計者はシナリオの生成の処理
を続行する（ステップ８０４）。一方、バグが存在し、
結果が意図した通りでない場合は、設計者はエディタ１
によって第１のプログラムのバグを修正する（ステップ
８０１）。

【００９９】例えば、図１４に示すように、分岐の選択
処理（ステップ８０６）において、ノード１３のセクシ
ョンｗｒｉｔｅ１，ｒｅａｄ２の双方が選択されている
場合、この時点でシナリオグラフに残っているシナリオ
は、次の２通りの経路のシナリオｓｎ１，ｓｎ２を含
む。

【０１００】

【表３】ｓｎ１＝ｉｎｉｔ１ｒｅａｄ１ｗｒｉｔｅ１

【０１０１】

【表４】ｓｎ２＝ｉｎｉｔ１ｒｅａｄ１ｒｅａｄ２

【０１０２】従って、実行手段７は、これら２通りのシ
ナリオｓｎ１，ｓｎ２に従って模擬実行を行う。この結
果、バグが存在せず、結果が意図した通りである場合、
シナリオの生成処理（ステップ８０４）において、図１
５に示すようなシナリオが生成される。ここでは、図１
０に示すノードｎ２３において、セクションｗｒｉｔｅ
１とｗｒｉｔｅ２に依存関係があり、ｎ１１の場合と同
様に、セクションｗｒｉｔｅ１のエッジが選択された場
合を示す。

【０１０３】このようにして、図１５の状態に到達した
とき、シナリオグラフに表現されているシナリオは、次
の２通りの経路のシナリオｓｎ１，ｓｎ２を含む。

【０１０４】

【表５】ｓｎ１＝ｉｎｉｔ１ｒｅａｄ１ｗｒｉｔｅ１ｒｅａｄ２ｗｒｉｔｅ２

【０１０５】

【表６】ｓｎ２＝ｉｎｉｔ１ｒｅａｄ１ｒｅａｄ２ｗｒｉｔｅ１ｗｒｉｔｅ２

【０１０６】この状態のシナリオは、並行プログラムに
ついて無限に存在するテストケースの中で、設計者が期
待する挙動を表現した本質的なものである。

【０１０７】［シナリオの拡張処理］次に、拡張手段８
が、上記シナリオについて、依存関係を有しないセクシ
ョン同士の分岐を付加することによって拡張する（ステ
ップ８１１）。すなわち、拡張手段８は、検出手段３が
検出した依存関係に基づき、依存関係を有していないた
めに生成手段４によって生成されなかったエッジと、そ
のエッジの遷移先のノードをシナリオグラフ中に復元す
る。

【０１０８】例えば、図１５に示すシナリオグラフを拡
張した後の状態を図１６に示す。この図において、設計
者の選択に基づいて残された挙動のエッジを細い実践の
矢印で示し、拡張された挙動のエッジを太い実線の矢印
で示し、シナリオグラフから削除された結果抑制される
挙動のエッジを破線の矢印で示す。すなわち、ノードｎ
１２から分岐しているセクションｒｅａｄ２と、ノード
ｎ２２と、そのノードｎ２２から分岐しているセクショ
ンｒｅａｄ１とが復元される。

【０１０９】なお、生成手段４によって生成されなかっ
たエッジ及びノードは、上記のように検出手段３が検出
した依存関係に基づいて復元してもよいが、生成手段４
がシナリオの原形の生成時にそれらのエッジ及びノード
を記録しておき、この記録に基づいて復元するようにし
てもよい。すなわち、図１７に示すように、生成手段４
が所定のメモリ領域に上記エッジを記憶させておき、拡
張手段８は、その情報のみを用いて拡張を行う。

【０１１０】また、その場合、図１６において、削除さ
れたエッジ及び削除されたエッジのみが経由するノード
は参考に示したもので、実際にはこれらに関するデータ
はメモリ上から消去してかまわない。

【０１１１】以上のように、依存関係のない分岐の付加
により、プログラムに無害な非決定性がもたらされる。
このため、変換後の第２のプログラムの非決定性が増大
し、プログラムの並列性が向上する。

【０１１２】［プログラムの変換処理］次に、変換手段
９が、このように得られたシナリオに基づいて、第１の
プログラムを、前記選択に基づく順序で一連の前記各セ
クションを実行する第２のプログラムに変換する（ステ
ップ８１２）。

【０１１３】このような変換は、依存関係のあるセクシ
ョン間で、全てのシナリオで実行が先とされたセクショ
ンの後に、プロセス間の同期信号の発信命令（送信セマ
フォア）を挿入し、全てのシナリオで実行が後とされた
セクションの前に、上記同期信号の待ち受け命令（受信
セマフォア）を挿入することによって行うことができ
る。これによって、セクション間の指定された先後関係
が、プロセス間の同期信号によって容易かつ確実に実現
される。

【０１１４】図１６のシナリオに基づいて得られる第２
のプログラムを次に示す。

【表７】Ｐ１：ｂｅｇｉｎｉｎｉｔ１；／＊メモリＭを初期化する＊／ｓｅｎｄ（１）；／＊同期信号１を送信＊／ｒｅａｄ１；／＊メモリＭから読み込む＊／ｗｒｉｔｅ１；／＊メモリＭに書き込む＊／ｓｅｎｄ（２）；／＊同期信号２を送信＊／ｅｎｄＰ２：ｂｅｇｉｎｗａｉｔ（１）；／＊同期信号１を待ち受け＊／ｒｅａｄ２；／＊メモリＭから読み込む＊／ｗａｉｔ（２）；／＊同期信号２を待ち受け＊／ｗｒｉｔｅ２；／＊メモリＭに書き込む＊／ｅｎｄ

【０１１５】また、図１８は、表７に示した第２のプロ
グラムの各プロセスが、同期命令によるタイミングに基
づいて実行される状態を示す概念図である。この図にお
いて、プロセスＰ２のｒｅａｄ２は必ずプロセスＰ１の
ｉｎｉｔ１の後で実行されるが、これは、図１６のノー
ドｎ１１においてｉｎｉｔ１が先、ｒｅａｄ２が後とし
て選択されたことに対応する。

【０１１６】また、図１８において、プロセスＰ２のｗ
ｒｉｔｅ２は必ずプロセスＰ１のｗｒｉｔｅ１の後で実
行されるが、これは、図１６のノードｎ２３においてｗ
ｒｉｔｅ１が先、ｗｒｉｔｅ２が後として選択されたこ
とに対応する。

【０１１７】また、図１８において、プロセスＰ２のｒ
ｅａｄ２について、プロセスＰ１の各セクションｒｅａ
ｄ１，ｗｒｉｔｅ１のいずれとの間においても、先後関
係が非決定的であるが、これは、図１６において、ｒｅ
ａｄ１，ｗｒｉｔｅ１の前後の各ノードｎ１２，ｎ１
３，ｎ１４のうち、いずれのノードからもｒｅａｄ２の
エッジが存在することに対応する。これによって、並行
プログラムのよい非決定性を含む無害な非決定性が維持
される。

【０１１８】ここで、拡張手段８及び変換手段９の具体
的な処理について説明する。ここでは、図８におけるス
テップ８０１〜８１０において、図１９に示すような第
１のプログラムが生成されたものとする。すなわち、図
１９は、その第１のプログラムを構成するプロセスＰ
１，Ｐ２のソースコードを示したものである。

【０１１９】また、この第１のプログラムに基づいて、
図２０に示すようなシナリオグラフが生成されたものと
する。ここで、命令ｗ０，ｗ１，ｒは、共有変数をアク
セスする命令であるものとする。更に、図２１は、拡張
手段８及び変換手段９が第２のプログラムを生成する手
順を示すフローチャートである。

【０１２０】まず、シナリオ分解手段１１が、生成され
たシナリオに同期命令を挿入する（ステップ２１０
１）。すなわち、図２２に示すように、共有変数をアク
セスする命令ｗ０，ｗ１，ｒの前とすべての分岐の後と
に同期命令ｓ０〜ｓ３を挿入する。次に、シナリオ分解
手段１１は、同期命令の挿入されたシナリオを、プロセ
スＰ１とＰ２とに分解する（ステップ２１０２）。この
とき、すべての状態で２つのプロセスＰ１，Ｐ２が同期
を取るという強い同期制約の基にシナリオの分解を行
う。図２３に、分解したシナリオを示す。同図（ａ）は
プロセスＰ１のシナリオを示し、同図（ｂ）はプロセス
Ｐ２のシナリオを示す。これら２つのプロセスＰ１，Ｐ
２は、同じ名前の同期命令ｓ０〜ｓ３が与えられること
により、同期をとるようになる。

【０１２１】次に、シナリオ最適化手段１２が、上記シ
ナリオを最適化する（ステップ２１０３）。すなわち、
第１のプログラムを解析し、冗長な同期命令を削除す
る。具体的には、図２３に示す同期命令ｓ０〜ｓ３には
冗長性があるため、必要な同期命令のみ残して冗長な同
期命令を除去する。このとき、上述した図６及び図７に
示すグラフ縮約ルールを適用する。すなわち、図２３
（ｂ）に示すプロセスＰ２のシナリオにおいて、図７
（ｃ）に示すｒｕｌｅ２と図７（ｃ）に示すｒｕｌｅ３
とに基づいて同期命令ｓ２，ｓ３が削除される。また、
図７（ｂ）に示すｒｕｌｅ２に基づいて、同期命令ｓ０
が削除される。これに対応して、ｒｕｌｅ４に基づい
て、プロセスＰ１のシナリオにおいて同期命令ｓ０，ｓ
２，ｓ３が削除される。

【０１２２】以上のようにして最適化されたシナリオグ
ラフの例を、図２４に示す。同図において、（ａ）はプ
ロセスＰ１の最適化されたシナリオグラフであり、
（ｂ）はプロセスＰ２の最適化されたシナリオグラフで
ある。この場合、同期命令ｓ１のみ残して他の同期命令
はすべて削除されている。このような最適化は、すなわ
ち、無害な非決定性の導入を行っていることに対応す
る。

【０１２３】次に、変換手段９が、最終的な並行プログ
ラムである第２のプログラムを生成する（ステップ２１
０４）。このとき、上記シナリオの最適化において残さ
れた同期命令を、ソースコードに同期命令ｓｙｎｃ（＜
ＩＤ＞）として埋め込む。すなわち、図２４に示す上記
同期命令ｓ１を、同期命令ｓｙｎｃ（ｓ１）として挿入
する。図２５は、第２のプログラムを示すソースコード
である。

【０１２４】このように、本実施の形態では、模擬実行
によって妥当性を確認したシナリオおよびそれと等価な
挙動しか示さないように、並行プログラムが抑制される
ので、シナリオで与えた以外の非決定性は排除される。

【０１２５】［効果］以上説明したように、本形態では
プロセスが実行制御可能なセクションに区分され、各プ
ロセスの各セクションのありうる挙動順序がシナリオで
表される。このシナリオの各分岐について、先に実行す
べきセクションのエッジを残し、他方のセクションの可
能性を削除してゆくと、意図する実行順序の組み合わせ
のみがシナリオ上に残る。このようなシナリオに基づい
て、第１のプログラムは、実行タイミング制御の命令の
挿入によって第２のプログラムに変換され、第２のプロ
グラムには悪い非決定性が存在しない。

【０１２６】このように、本形態では、シナリオ上で実
行順序を指定するだけで指定通りのプログラムが得られ
るので、信頼性の高い並行プログラムを容易に作成する
ことができる。

【０１２７】また、本実施の形態では、依存関係が存在
しないために選択が不要な分岐については最初からシナ
リオに含まれないので、シナリオが単純化され理解容易
となり、設計者が行う選択の回数も減少するので、プロ
グラミングが効率化される。この場合、依存関係を有し
ないセクション同士の実行順序は悪い非決定性を生じな
いので、シナリオに含まれない場合でもプログラムの信
頼性は低下しない。

【０１２８】更に、本実施の形態では、シナリオを生成
しつつシナリオ通りに第１のプログラムを模擬実行する
ことができる。このため、実行結果によって選択内容の
妥当性を確認したり、プログラム中のバグを発見するこ
とによって、プログラムの信頼性とプログラミングの効
率が向上する。

【０１２９】（３）他の実施の形態なお、本発明は上記実施のの形態に限定されるものでは
なく、実施態様の変更は自由であるから、次に例示する
ような他の実施の形態をも包含するものである。例え
ば、プロセス（タスク）やＣＰＵの数は２つには限定さ
れず、自由に定めることができる。

【０１３０】また、上述した実施の形態では、依存関係
を有しないセクションについては自動的に一方のみが選
択されるようにし、依存関係を有するセクションについ
てのみ設計者が逐次選択するようにしたが、これに限ら
ない。例えば、依存関係を有しないセクションについて
も、同様に設計者が選択するようにしてもよい。すなわ
ち、ノード毎に設計者が選択を行うようにしてもよい。
この場合、分岐の選択の後の拡張処理を不要とすること
もできる。

【０１３１】または、一旦仮に図１０に示すようなシナ
リオを生成してから、依存関係を有しないセクション同
士の分岐について、いずれかのセクションを自動的に削
除するようにしてもよい。例えば、上述したように、図
１０に示すノードｎ１２におけるセクションｒｅａｄ１
とｒｅａｄ２の分岐のように各セクションに依存関係が
ない場合、図２６に示すように、生成手段４は一方のセ
クション（例えばｒｅａｄ２）を削除する。

【０１３２】また、依存関係を有する分岐については、
例えば図２７に示すように、表示手段５が表示画面にシ
ナリオグラフを表示し、設計者がセクションの選択を行
う。この場合、選択は、依存関係に係る各セクションに
対応するエッジが分岐しているノードを指摘し、いずれ
かのセクションに係るエッジを設計者が選択することに
よって行うことができる。図２７では、選択に係るノー
ドｎ１１とエッジｉｎｉｔ１，ｒｅａｄ２が太線で強調
表示されると共に、画面に選択のためのウインドウが現
れている。図２８は、ノードｎ１１からのセクションｒ
ｅａｄ２が削除された後のシナリオグラフの状態を示す
図である。この後、削除されたセクションｒｅａｄ２の
エッジのみを入力とするノードｎ２１，ｎ３１，ｎ２
２，ｎ３２が順次削除される。図２９は、これらが順次
削除された後のシナリオグラフの状態を示す図である。

【０１３３】また、上述したように、設計者がウインド
ウ中のアイコン「双方あり」を選択した場合は、エッジ
は削除されない。図３０は、ノードｎ１３についてｗｒ
ｉｔｅ１とｒｅａｄ２からの分岐を選択する場合の画面
の表示例を示した図である。この状態で「双方あり」の
アイコンを選択した場合は、エッジは削除されず、図３
０の状態のままとなる。更に、設計者がノード２３につ
いてｗｒｉｔｅ２を後として選択し、図３１のように削
除すると、ノード３３もこれにともなって削除される。
このようにして、図１５に示すようなシナリオグラフの
状態となる。

【０１３４】更に、このような場合、模擬実行は、設計
者がその時点でシナリオグラフに残っている各経路につ
いて、エッジの登場順に、エッジに対応するプログラム
のセクションの命令をインタプリタ形式で実行すること
によって実現できる。また、シナリオ上にいくつかの経
路が存在するときは、マウスクリックによって模擬実行
すべき経路上のエッジを選択するようにしてもよい。

【０１３５】また、セクションの単位は命令単位には限
定されず、ルーチンや関数など他の単位をセクションと
してもよい。また、シナリオにおいて一つのノードから
発する分岐の数は２つには限定されず３つ以上でもよ
い。また、情報の表示や入力のための画面の表示形式も
実施の形態に示したものには限定されず自由に定めるこ
とができる。

【０１３６】図３２は、シナリオの表示や分岐の選択な
どを行うための画面の他の表示例を示す図である。同図
に示す表示画面において、「タスク１」及び「タスク
２」のウインドウでは、プログラム中に「ｓｎｐ
（１）」等のシナリオポイントが設定されている。ま
た、「グローバル状態グラフ」では、生成されたシナリ
オのシナリオグラフが表示されている。ここでは、ｓｎ
ｐ４においてｓｎｐ５とｓｎｐ６との分岐の選択が必要
となっており、「分岐選択」のウインドウが表示されて
いる。更に、複数のプロセス間における共通のデータは
「共有データ」として表示されている。

【０１３７】更に、第２のプログラムにおいて、プロセ
ス間の実行順序を定める手法は、同期信号の発信命令や
待ち受け命令には限定されず、特定の処理を実行するた
めのトークンの授受など、他の手法によって実現しても
よい。

【０１３８】

【発明の効果】以上説明したように本発明によれば、高
信頼な並行プログラムを容易に開発することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を実現するコンピュータの
構成を示す機能ブロック図。

【図２】同実施の形態の構成を概念的に示す機能ブロッ
ク図。

【図３】同実施の形態における変換手段９の具体的な構
成を示す機能ブロック図。

【図４】同実施の形態におけるシナリオ分解手段１１に
よる同期命令の挿入を説明する図。

【図５】同実施の形態におけるシナリオ分解手段１１に
よる同期命令の挿入を説明する図。

【図６】同実施の形態におけるグラフ縮約ルールを説明
する図。

【図７】同実施の形態におけるグラフ縮約ルールを説明
する図。

【図８】同実施の形態におけるプログラミングの手順を
示すフローチャート。

【図９】同実施の形態において、当初のプロセスＰ１，
Ｐ２が各プロセッサＣ１，Ｃ２に対応する状態を示す概
念図。

【図１０】同実施の形態において、表１に例示したプロ
グラムについてあり得る全ての経路を状態遷移図で表現
したシナリオの例。

【図１１】同実施の形態において、ノードｎ１１につい
てｉｎｉｔ１とｒｅａｄ２から分岐を選択する場合の画
面の表示例を示す図。

【図１２】同実施の形態において、ノードｎ１１につい
てｉｎｉｔ１を先として選択したシナリオグラフの状態
を示す図。

【図１３】同実施の形態において、ノードｎ１３につい
てｗｒｉｔｅ１とｒｅａｄ２から分岐を選択する場合の
画面の表示例を示す図。

【図１４】同実施の形態において、ノードｎ１３につい
てｗｒｉｔｅ１とｒｅａｄ２の双方を選択した場合のシ
ナリオグラフの状態を示す図。

【図１５】同実施の形態において、設計者の期待する挙
動を表現したシナリオを示す図。

【図１６】同実施の形態において、図１５のシナリオグ
ラフを拡張した後の状態を示す図。

【図１７】同実施の形態において、生成手段４がエッジ
を記憶させておく例を示す図。

【図１８】同実施の形態において、表７に示した第２の
プログラムの各プロセスが、同期命令によるタイミング
に基づいて実行される状態を示す概念図。

【図１９】同実施の形態において、第１のプログラムの
例を示すソースコード。

【図２０】同実施の形態において、図１９に示す第１の
プログラムに基づいて生成されたシナリオグラフの例を
示す図。

【図２１】同実施の形態における拡張手段８及び変換手
段９の動作を説明するフローチャート。

【図２２】同実施の形態において、同期命令の挿入され
たシナリオグラフの例。

【図２３】同実施の形態において、分解されたシナリオ
グラフの例。

【図２４】同実施の形態において、最適化されたシナリ
オグラフの例。

【図２５】同実施の形態における第２のプログラムの例
を示すソースコード。

【図２６】同実施の形態において、ノードｎ１２からの
依存関係がない分岐のうち、一方のｒｅａｄ２を削除し
た状態のシナリオグラフを示す図。

【図２７】同実施の形態において、表示画面にシナリオ
グラフを表示し、セクションの選択を行う場合の画面の
表示例を示す図。

【図２８】同実施の形態において、ノードｎ１１からの
セクションｒｅａｄ２が削除された後のシナリオグラフ
の状態を示す図。

【図２９】同実施の形態において、ノードｎ２１，ｎ３
１，ｎ２２，ｎ３２が順次削除された後のシナリオグラ
フの状態を示す図。

【図３０】同実施の形態において、ノードｎ１３につい
てｗｒｉｔｅ１とｒｅａｄ２から分岐を選択する場合の
画面の表示例を示した図。

【図３１】同実施の形態において、ノードｎ２３につい
てｗｒｉｔｅ２を後として選択し削除したシナリオグラ
フの状態を示す図。

【図３２】同実施の形態において、シナリオの表示や分
岐の選択などを行うための画面の他の表示例を示す図。

【図３３】従来技術の問題点を説明するための図

【符号の説明】

Ｃ…プロセッサＰ…プロセスＢ…バス及び入出力制御回路Ｉ…入力装置Ｏ…出力装置Ｍ…共有メモリＳ…外部記憶装置１…エディタ２…区分手段３…検出手段４…生成手段５…表示手段６…選択手段７…実行手段８…拡張手段９…変換手段１１…シナリオ分解手段１２…シナリオ最適化手段

Claims

【特許請求の範囲】

【請求項１】第１のプログラムのプロセスを複数のセ
クションで表し、前記複数のセクションのあり得る実行
順序を前記セクション間の分岐を用いて表す実行経路に
対し、前記実行経路の前記分岐について前記セクション
を選択するための選択手段と、前記第１のプログラムを、前記選択手段による選択がな
された前記実行経路に基づいて、前記選択に基づく順序
で一連の前記各セクションを実行する第２のプログラム
に変換する変換手段とを具備することを特徴とするプロ
グラミング支援装置。
【請求項２】複数のプロセスを含む第１のプログラム
の前記各プロセスを複数のセクションで表し、前記複数
のセクションのあり得る実行順序を前記セクション間の
分岐を用いて表す実行経路に対し、前記実行経路の前記
分岐について前記セクションを選択するための選択手段
と、前記第１のプログラムを、前記選択手段による選択がな
された前記実行経路に基づいて、前記選択に基づく順序
で一連の前記各セクションを実行する第２のプログラム
に変換する変換手段とを具備することを特徴とするプロ
グラミング支援装置。
【請求項３】複数のプロセスを含む第１のプログラム
の前記各プロセスを、実行制御可能なセクションに区分
する区分手段と、前記各プロセスの前記各セクションのあり得る実行順序
を、前記セクション間の分岐を用いて表す実行経路を生
成する生成手段と、前記生成手段によって生成される前記実行経路の前記分
岐について、前記セクションを選択するための選択手段
と、前記第１のプログラムを、前記選択手段による選択がな
された前記実行経路に基づいて、前記選択に基づく順序
で一連の前記各セクションを実行する第２のプログラム
に変換する変換手段とを具備することを特徴とするプロ
グラミング支援装置。
【請求項４】前記生成手段は、前記各プロセスの前記
各セクションの実行順序を、前記選択の結果が前記第２
のプログラムによる実行結果に影響を与えるセクション
同士の分岐に限定して表す実行経路を生成するように構
成されたことを特徴とする請求項３記載のプログラミン
グ支援装置。
【請求項５】前記選択手段による選択がなされた前記
実行経路を、前記選択の結果が前記第２のプログラムに
よる実行結果に影響を与えないセクション同士の分岐を
付加することによって拡張する拡張手段を具備すること
を特徴とする請求項４記載のプログラミング支援装置。
【請求項６】複数のプロセスを含む第１のプログラム
の前記各プロセスを、実行制御可能なセクションに区分
する区分手段と、前記各セクション間の依存関係を検出する検出手段と、前記各プロセスの前記各セクションのありうる実行順序
を、セクション間の分岐を用いて表す実行経路を生成す
る生成手段と、前記実行経路の前記分岐のうち、前記依存関係を有する
分岐について前記セクションを選択するための選択手段
と、前記第１のプログラムを、前記選択手段による選択がな
された前記実行経路に基づいて、前記選択に基づく順序
で一連の前記各セクションを実行する第２のプログラム
に変換する変換手段とを具備することを特徴とするプロ
グラミング支援装置。
【請求項７】前記生成手段は、前記各プロセスの前記
各セクションの実行順序を、前記依存関係を有するセク
ション同士の分岐に限定して表す実行経路を生成するよ
うに構成されたことを特徴とする請求項６記載のプログ
ラミング支援装置。
【請求項８】前記選択手段による選択がなされた前記
実行経路を、前記依存関係を有しないセクション同士の
分岐を付加することによって拡張する拡張手段を有する
ことを特徴とする請求項７記載のプログラミング支援装
置。
【請求項９】前記第１のプログラムを、前記選択手段
による選択がなされた前記実行経路上のセクション間の
実行順序に基づいて模擬実行する実行手段を具備するこ
とを特徴とする請求項１、２、３、又は６記載のプログ
ラミング支援装置。
【請求項１０】前記変換手段は、前記依存関係において実行が先とされた前記セクション
の後に、プロセス間の同期を実現するための第１の命令
を挿入し、当該依存関係において実行が後とされた前記
セクションの前に、前記第１の命令に対応する第２の命
令を挿入することによって、前記変換を行うように構成
されたことを特徴とする請求項１、２、３、又は６記載
のプログラミング支援装置。
【請求項１１】前記拡張手段は、前記実行経路を前記各プロセスに対応させて分解し前記
プロセス毎の実行経路を生成する分解手段と、前記プロセス毎の実行経路について、冗長な部分を削除
する削除手段とを有し、前記変換手段は、前記冗長な部分が削除された各実行経路に基づいて、前
記第２のプログラムを生成するように構成されたことを
特徴とする請求項１、２、３、及び６記載のプログラミ
ング支援装置。
【請求項１２】前記拡張手段は、前記実行経路を前記各プロセスに対応させて分解し前記
プロセス毎の実行経路を生成する分解手段と、前記プロセス毎の実行経路について、冗長な部分を削除
する削除手段とを有し、前記変換手段は、前記冗長な部分が削除された各実行経路に基づいて、前
記第２のプログラムを生成するように構成され、前記分解手段は、前記実行経路を分解する際に、前記各
実行経路に対し該実行経路間の同期をとるための同期制
約を付加するように構成され、前記削除手段は、前記同期制約のうち冗長な同期制約を
除去するように構成されたことを特徴とする請求項１、
２、３、及び６記載のプログラミング支援装置。
【請求項１３】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを複数のセクションで表し、前記複
数のセクションのあり得る実行順序を前記セクション間
の分岐を用いて表す実行経路を生成する生成手段と、前記第１のプログラムを、前記生成手段によって生成さ
れた実行経路に基づいて、一連の前記セクションを実行
する第２のプログラムに変換する変換手段とを具備し、前記拡張手段は、前記実行経路を前記各プロセスに対応させて分解し前記
プロセス毎の実行経路を生成する分解手段と、前記プロセス毎の実行経路について、冗長な部分を削除
する削除手段とを有し、前記変換手段は、前記冗長な部分が削除された各実行経路に基づいて、前
記第２のプログラムを生成するように構成されたことを
特徴とするプログラミング支援装置。
【請求項１４】前記分解手段は、前記実行経路を分解
する際に、前記各実行経路に対し該実行経路間の同期を
とるための同期制約を付加するように構成され、前記削除手段は、前記同期制約のうち冗長な同期制約を
除去するように構成されたことを特徴とする請求項１３
記載のプログラミング支援装置。
【請求項１５】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを複数のセクションで表し、前記複
数のセクションのあり得る実行順序を前記セクション間
の分岐を用いて表す実行経路に対し、前記実行経路の前
記分岐について前記セクションを選択するための選択処
理と、前記第１のプログラムを、前記選択処理における選択が
なされた前記実行経路に基づいて、前記選択に基づく順
序で一連の前記各セクションを実行する第２のプログラ
ムに変換する変換処理とを具備することを特徴とするプ
ログラミング支援方法。
【請求項１６】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを、実行制御可能なセクションに区
分する区分処理と、前記各プロセスの前記各セクションのあり得る実行順序
を、前記セクション間の分岐を用いて表す実行経路を生
成する生成処理と、前記生成処理において生成される前記実行経路の前記分
岐について、前記セクションを選択するための選択処理
と、前記第１のプログラムを、前記選択処理における選択が
なされた前記実行経路に基づいて、前記選択に基づく順
序で一連の前記各セクションを実行する第２のプログラ
ムに変換する変換処理とを具備することを特徴とするプ
ログラミング支援方法。
【請求項１７】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを、実行制御可能なセクションに区
分する区分処理と、前記各セクション間の依存関係を検出する検出処理と、前記各プロセスの前記各セクションのあり得る実行順序
を、セクション間の分岐を用いて表す実行経路を生成す
る生成処理と、前記実行経路の前記分岐のうち、前記依存関係を有する
分岐について前記セクションを選択するための選択処理
と、前記第１のプログラムを、前記選択処理における選択が
なされた前記実行経路に基づいて、前記選択に基づく順
序で一連の前記各セクションを実行する第２のプログラ
ムに変換する変換処理とを具備することを特徴とするプ
ログラミング支援方法。
【請求項１８】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを複数のセクションで表し、前記複
数のセクションのあり得る実行順序を前記セクション間
の分岐を用いて表す実行経路を生成する生成処理と、前記第１のプログラムを、前記生成処理において生成さ
れた実行経路に基づいて、一連の前記セクションを実行
する第２のプログラムに変換する変換処理とを具備し、前記拡張処理は、前記実行経路を前記各プロセスに対応させて分解し前記
プロセス毎の実行経路を生成する分解処理と、前記プロセス毎の実行経路について、冗長な部分を削除
する削除処理とを有し、前記変換処理は、前記冗長な部分が削除された各実行経路に基づいて、前
記第２のプログラムを生成することを特徴とするプログ
ラミング支援方法。
【請求項１９】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを複数のセクションで表し、前記複
数のセクションのあり得る実行順序を前記セクション間
の分岐を用いて表す実行経路に対し、前記実行経路の前
記分岐について前記セクションを選択するための選択処
理と、前記第１のプログラムを、前記選択処理における選択が
なされた前記実行経路に基づいて、前記選択に基づく順
序で一連の前記各セクションを実行する第２のプログラ
ムに変換する変換処理とを具備することを特徴とするプ
ログラミング支援方法を実行させるためのプログラム支
援プログラムを記録した媒体。
【請求項２０】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを、実行制御可能なセクションに区
分する区分処理と、前記各プロセスの前記各セクションのあり得る実行順序
を、前記セクション間の分岐を用いて表す実行経路を生
成する生成処理と、前記生成処理において生成される前記実行経路の前記分
岐について、前記セクションを選択するための選択処理
と、前記第１のプログラムを、前記選択処理における選択が
なされた前記実行経路に基づいて、前記選択に基づく順
序で一連の前記各セクションを実行する第２のプログラ
ムに変換する変換処理とを具備することを特徴とするプ
ログラミング支援方法を実行させるためのプログラム支
援プログラムを記録した媒体。
【請求項２１】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを、実行制御可能なセクションに区
分する区分処理と、前記各セクション間の依存関係を検出する検出処理と、前記各プロセスの前記各セクションのありうる実行順序
を、セクション間の分岐を用いて表す実行経路を生成す
る生成処理と、前記実行経路の前記分岐のうち、前記依存関係を有する
分岐について前記セクションを選択するための選択処理
と、前記第１のプログラムを、前記選択処理における選択が
なされた前記実行経路に基づいて、前記選択に基づく順
序で一連の前記各セクションを実行する第２のプログラ
ムに変換する変換処理とを具備することを特徴とするプ
ログラミング支援方法を実行させるためのプログラム支
援プログラムを記録した媒体。
【請求項２２】複数のプロセスを含む第１のプログラ
ムの前記各プロセスを複数のセクションで表し、前記複
数のセクションのあり得る実行順序を前記セクション間
の分岐を用いて表す実行経路を生成する生成処理と、前記第１のプログラムを、前記生成処理において生成さ
れた実行経路に基づいて、一連の前記セクションを実行
する第２のプログラムに変換する変換処理とを具備し、前記拡張処理は、前記実行経路を前記各プロセスに対応させて分解し前記
プロセス毎の実行経路を生成する分解処理と、前記プロセス毎の実行経路について、冗長な部分を削除
する削除処理とを有し、前記変換処理は、前記冗長な部分が削除された各実行経路に基づいて、前
記第２のプログラムを生成することを特徴とするプログ
ラミング支援方法を実行させるためのプログラム支援プ
ログラムを記録した媒体。