JPH0314150A

JPH0314150A - メモリカード

Info

Publication number: JPH0314150A
Application number: JP1150036A
Authority: JP
Inventors: Hiroyuki Miyai; 宮井　宏之; Yuzo Matsuo; 雄三松尾
Original assignee: Hitachi Maxell Ltd
Current assignee: Maxell Ltd
Priority date: 1989-06-13
Filing date: 1989-06-13
Publication date: 1991-01-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、メモリカードに関し１．詳し、＜、は負論
理信号のチップセレクト信号を受けて動”扮するような
メモリカードにおいて、本体装置側から抜去したときの
抜去時の誤動作を防止することができるようなメモリカ
ードに関する。

［従来の技術］及び［解決しようとする課題］通常、メ
モリカードは、複数のメモリＩＣ（記憶機能を有する集
積回路或はメモリ素子、なお、この明細書ではこれらを
含めてメモリ　Ｉ　Ｃという）が搭載されていてデコー
ダによりこのメモリＩＣの１つを選択するような構成と
なっている。

複数のメモリＩＣで構成されたこの種の従来のメモリカ
ードに対するチップセレクト信号（Ｃ８）は、そのメモ
リＩＣの構成に依存するが、特に、これがＬＯＷレベル
（以下“Ｌ′）で動作する（有意となる）ようなメモリ
カードにあっては、メモリカード挿入時点での電源電圧
が不安定な期間やメモリカード抜去時の供給電源電圧が
急激に低ドするときに書込み誤動作が発生する危険性が
高い。

その理由は、チップセレクト信号やリード・ライト信号
等の制御信号を受ける端子が外部供給電源Ｖｃｃに対し
てプルアップされ、さらに、内部で発生するデコーダ等
に対するイネーブル信号出力側も直接或は間接的にそれ
にプルアップされていることが多く、そのため電源電圧
が不安定になると、イネーブル信号や外部からのチップ
セレクト信号等が直接影響されるからである。

第４図は、その挿入時の状態を説明するタイミングチャ
ートであって、メモリカードが挿入され、コネクタの端
子同士が接触を開始してから完全に奥まで挿入され、そ
れらが完全に接続されるまでには、図の（ａ）に示すよ
うに電源電圧にチャツタリングが発生する期間がある。

この電源のチャツタリングは４図の（ｂ）、（ｃ）、（
ｄ）に示すように、デコーダに対するイネーブル信号（
“Ｌ”で有意）、外部からのチップセレクト信号、リー
ド／ライト信号にもチャツタリングを生させる。このチ
ャツタリングによりチップセレクト信号が“Ｌ”で、リ
ード／ライト信号が“Ｌ”となっている時点が生じ、こ
れによ゛ウメモリＩＣに対する潜込み条件が成立して記
憶されている内部データが書換えられてしまう事故が発
生する。なお、図中、ｔは電源供給が開始されてからチ
ャ、ツタリングが終了するまでの期間である。

第５図は、メモリカードが抜去されたときのタイミング
チャートであって、メモリカードが抜去され、コ禾りタ
の端子同士が離れると、図の（ａ）に示すように外部か
ら供給される電源Ｖｃｃの電圧がまず゛低下する。これ
に伴って、図の（Ｃ）、（ｄ）に示すように、チップセ
レクト信号端子と書込み′制御信号を受ける書込み制御
信号端子の電圧がそれぞれ低下し、外部から受けるチ・
ノブセレクト信号とリニド・ライト制御信号が低下しで
“Ｌ”になる状態となる。しかし、デコーダに対するイ
ネーブル信号は、通常、電圧検出回路で電源Ｖｃｃの電
圧が降下したとこを検出してから発生させるために、電
圧“検出面路の動作時間だけ遅れ、その動作がチップセ
レクト信号やリード・ライト制御信号が低下するタイミ
ングより後になり、同図の（ｂ）に示すようなタイミン
グで立上がり、ＨＩＧＨレベル（以下“Ｈ”）となる。

そこで、チ、。

プセレクト信号が“Ｌ′で、リード／ライト信号が“Ｌ
”となっている期間Ｐが生じ、この期間Ｐの間メモリ　
Ｉ　Ｃに対する書込み条件が成立して記憶されている内
部データが書換えられてしまう事故が発生する。

この発明は、特に、後者のメモリカード抜去時における
前記のような誤動作によるデータ破壊を防止することが
できるメモリカードを提供することを目的とする。

〔課題を解決するための手段］この発明の特徴は、複数のメモリ　Ｉ　Ｃと、外部装置
から加えられるアドレス信号の一部をデコードして複数
のメモリＩＣの１つを選択する信号を発生するデコーダ
と、電源供給端子を介して外部装置から供給きれる電力
と内蔵された電池からの電力とを切換える電源回路とを
有し、外部装置からチップセレクト信号を受けるチップ
セレクト情５− 一〇− 号端子及びごの潜込み制御信号を受ける書込み制御信号
端子が電源供給端子にプルアップされて接続されている
メモリカードにおいて、外部装置から供給される電源電
圧が所定値量ヒになったとき及び電源電圧が所定値より
低下したときにそれぞれに対応する検出信号を発生する
電圧検出回路と、この電圧検出回路の所定値量」−に対
応する検出信シ」を受けて前記デコーダにイネーブル信
号を発生しかつこのイネーブル信号を所定値より低下し
たときの検出信号に応じて停止するイネーブル信号発生
回路とを電源回路が備えていて、電源供給端ｆ・に接続
された配線と接地間にコンデンサの直列回路が挿入され
、このカードが抜去されたときにコンデンサからの電流
により少なくともイネーブル信号が停止されるまでチッ
プセレクト端子及び占込み制御信号端子の電圧を論理レ
ベルで“Ｈ゛の範囲に維持するものである。

［作用］このように外部電源の供給端子と接地間にコンデンサを
挿入することで、カードが抜去されても即座に電圧か低
下しないで済むためプルアップされているチップセレク
ト信号の端子や書込み制御信号の端子の電圧の低下も緩
やかになり、そのレベルをデコーダのイネーブル信号が
停止卜するまで“Ｈ”のレベルの範囲に保持しておくこ
とができる。その結果、抜去時のハ込み可能期間をな（
すことができるので抜去時の得込み誤動作が防止される
。

［実施例］以下、この発明の一実施例について図面を用いて詳細に
説明する。

第１図は、この発明を適用したメモリカードの実施例の
ブロック図であり、第２図は、そのカード挿着時のアド
レスデコーダに対するイネーブル信号発生タイミングの
説明図、第３図は、そのカード抜去時のアドレスデコー
ダに対するイネーブル信号発生タイミングの説明図であ
る。

第１図において、１０は、メモリカードであって、４つ
のメモリＩ　Ｃ（Ａ）　、　　メモリＩ　Ｃ（Ｂ）　。

メモリＩＣ（Ｃ）、　　メモリＩＣ（Ｄ）から構成され
るメモリＩＣ部１とアドレスデコーダ８、電源回路９と
を有している。メモリＩＣ部１の各メモリＩＣ（Ａ）、
　　ＣＢ）、　　（Ｃ）、　　（Ｄ）のデータ。

アドレス、リード／ライト、リードの各端子は、それぞ
れデータバス２、アドレスバス３、リード／ライト信号
線（Ｒ／Ｗ）４、リード信号線（ＯＥ）５を介して対応
するコネクタ１１（図では太線で示す）側の端子と接続
されている。

アドレスデコーダ８は、アドレスバス３の上位２ビツト
と負論理チップセレクト信号線（Ｃ８ｌ）６、正論理チ
ップセレクト信号線（Ｃ８２）７にそれぞれ接続されい
て、これらの信号を受けて、その出力にメモリＩＣ部１
のうちからメモリＩＣ（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
の１つを選択する選択信号（素子に対するチップセレク
ト信号）を発生して、メモリＩＣ選択線８ａにそれを送
出する。

メモリカード１０の前記の各線（後述するＶｃｃ。

ＧＮＤを含めて）は、ホストコンピュータとか、メモリ
カードリーダ・ライタ等の外部装置にメモリカード１０
が挿着されたときにコネクタ１１のそれぞれの端子を介
して外部装置の対応する端子と接続される。また、Ｄｏ
−Ｄ７は、外部装置からデータバス２に送出られ、或は
メモリカード１０から外部装置に送出されるデータを示
していて、Ａｏ　”Ａｌ　７は、そのアドレス信号を示
している。

電源回路９は、電圧検出回路９１と、イネーブル信号発
生回路９２、電源切換回路９３、そしてバックアップ電
池９４とからなり、電源供給線（Ｖｃｃ）９ａとグラン
ド線（ＧＮＤ）９ｂに接続され、これらの線はコネクタ
１１の対応するそれぞれの端子に接続されている。この
回路は、外部から供給される電源電圧を監視し、電源供
給線（Ｖｃｃ）９ａの電圧からメモリカード１０が外部
装置に接続されたか否かを電圧検出回路９１により判定
する。この回路は、外部装置に接続されていないときは
電源切換回路９３によりバックアップ電池９４の電力が
メモリＩＣ部１に供給されるように電力が切換えられ、
メモリ　Ｉ　Ｃ部１に記憶されたデータが失われないよ
うに保護する。また、メ一１〇− モリカード１０が外部装置に挿着されたときには、電圧
検出回路９１の検出出力に応じてそれから所定のタイミ
ングでアドレスデコーダ８に対してイネーブル信号（ｅ
）を送出する。

ここでは、電源供給線９ａとグランド線９ｂとの間に、
抵抗ＲとコンデンサＣとからなる直列回路が挿入されて
いて、抵抗Ｒに並列にダイオードＤが挿入されている。

この回路は、カードが外部装置から抜去されたときに、
電源供給線９ａの電圧（Ｖｃｃの電圧）が急激に低下す
るのを抑えるために設けられているものであって、抵抗
Ｒは、カード挿着時におけるコンデンサＣの急激充電に
よる外部装置の誤動作を防止するために挿入きれている
。また、ダイオードＤは、カードが抜去された場合に、
コンデンサＣからの電流が抵抗Ｒに流れることによって
電圧降下するのをなくすために挿入されている。

電圧検出回路９１は、第２図の（ａ）に示すように、電
源線９ａ（ＶＣｃ）の電圧がＡ点になったときに、それ
を検出して第１の検出信号を発生し、それをイネーブル
信号発生回路９２と電源切換回路９３とに送出する。

イネーブル信号発生回路９２は、同図（ｂ）に示すよう
に、第１の検出信号を受けてからＴだけ遅延させてイネ
ーブル信号（ｌ、　＋９有意）を発生し、それをアドレ
スデコーダ８に送出してアドレスデコーダ８を動作状態
にする。このイネーブル信号の発生タイミングはチャツ
タリングしている期間Ｂを越えていて、同図の（ｃ）、
（ｄ）に示すように、外部から供給される負論理有意の
チップセレクト信号（Ｃ訂）とり−ドＯライト信号（Ｒ
／Ｗ）とは、すでにこのときはそれぞれの“Ｌ″、“Ｈ
”′の判定レベルＴＨ１，ＴＨ２を越え°ていてこれら
はすでに安定し、“ＨＩＩを維持している。言い換えれ
ば、前記の期間Ｔは、このような期間に選択されている
。なお、この期間Ｔは、通常、電圧検出回路９１の検出
信号をコンデンサを有する積分回路で受けて波形整形回
路で波形整形すること等により簡単に実現できる。

電源切換回路９３は、電圧検出回路９１から第■の検出
信号を受けると、前記のイネーブル信号発生回路９２の
動作とは独立にバックアップ電池９４から、外部装置か
らＶｃｃに供給される供給電源へと切換えて内部電源と
しての電源線（ＶＤＤ）９ｃに出力を発生し、この線を
介してアドレスデコーダ８及びメモリＩＣ部１に電力を
供給する。

防止のためのメモリカード挿着時点から動作許可までの
期間は、電源電圧がＡとなった検出点十期間Ｔの合計期
間としてＦｊ、工られ、挿入時点からチャツタリングの
発生が停止するまでの期間ｔ（第３図参照）の最大値よ
りも大きくなるように選択はばらつきがあるが、電源供
給電圧を監視して断路９１で検出し、°このときから時
間を設定しているので、挿入時のばらつとを吸収でき、
かつ、期間Ｔにあまり余裕を採らなくても済む。例えば
、これは、１００　ｍ５ｅｃ程度あれば十分である。

その結果、メモリカード１０の動作開始から長い期間が
かからずに、実質的に挿着してほとんど待たずにメモリ
カードを使用できる。

次に、抜去における動作について第３図に従って説明す
る。

電圧検出回路９１は、第３図の（ａ）に示すように、電
源線９ａ（Ｖｃｃ）の電圧がＡ点より電圧が低下したと
きに、それを検出して第２の検出信号（第１の検出信号
が“Ｈ”　（又は“Ｌ゛）のときには、その逆の“Ｌ”
　（又は“Ｈ”）の信号であっても苛）を発生し、それ
をイネーブル信号発生回路９２と電源切換回路９３とに
送出する。

イネーブル信号発生回路９２は、同図（ｂ）に示すよう
に、第２の検出信号を受けてから即座にイネーブル信号
を停止（“Ｈ”に）して、それをアドレスデコーダ８に
送出し、アドレスデコーダ８の動作を停止させる。この
イネーブル信号の停ｒ）、タイミングでは、同図の（ｃ
）、（ｄ）に示すように、外部から供給される負論理有
意のチップセレクト信号（Ｃ３１）とり−ド・ライト信
号（Ｒ／Ｗ）とは、それぞれの電圧降下時の判定レベ１
３− １４− ルＴＨ３、ＴＨ４より高い電圧になっていて“Ｈ”の範
囲に維持されている。言い換えれば、これは、第５図に
示す期間Ｐを越えて“Ｈ＋１となっている。

その結果、イネーブル信号が停止する以前には書込み条
件か成立しない。

以上のようにすることで、アドレスデコーダ８が電源回
路９からイネーブル信号を受けて動作する時点では、各
制御信号のチャツタリングは完全になくなり、書込み誤
動作等が発生しない状態でメモリカードを動作させるこ
とかでき、抜去時においては、イネーブル信号か停止す
る以前には、占込み条件が成立しないため書込み誤動作
等が発生しない状態でメモリカードの動作を停止トさせ
ることができる。

以］二説明してきたが、実施例では、カード挿着時のチ
ャツタリングによる潜込み防止をしているが、この発明
は、単に抜去時の書込み防止をさせるだけであってもよ
い。

実施例の電源回路９における電圧検出回路とイネーブル
信号発生回路は、イニシャルリセット回路、単なるリセ
ット回路等を用いてもよく、この場合には、そのリセッ
ト信号をそのまま或はその反転信号をデコーダに対する
イネーブル信号として用いることができる。

実施例で使用した、“）（Ｚｌ”Ｉ、　＋１の論理信号
は、論理信号を受ける相手回路等との関係で決めること
ができ、いずれを採用してもよいので、この発明は、Ｉ
ＩＨＩＺ　　ｊ“Ｌ”の論理信号の条件に影響されるも
のではない。

また、実施例では、チップセレクト信号が２つあるメモ
リカードを例としているが、これは、１つのものであっ
てもよく、チップセレクト信号は、チップイネーブル信
号、メモリリクエスト信号等と呼ばれるものであっても
よい。実質的にチップセレクト信号であればその呼び名
に限定されるものではない。

［発明の効果］以上説明したように、この発明では、外部電源の供給端
子と接地間にコンデンサを挿入することで、カードが抜
去されても即座に電圧が低下しないで済むためプルアッ
プされているチップセレクト信号の端子や書込み制御信
号の端子の電圧の低下も緩やかになり、そのレベルをデ
コーダのイネーブル信号が停止するまで“Ｈ”のレベル
の範囲に保持しておくことができる。その結果、抜去時
の書込み可能期間をなくすことができるので抜去時の書
込み誤動作が防止される。

【図面の簡単な説明】第１図は、この発明を適用したメモリカードの一実施例
のブロック図であり、第２図は、そのカード挿着時のア
ドレスデコーダに対するイネーブル信号発生タイミング
の説明図、第３図は、そのカード抜去時のアドレスデコ
ーダに対するイネーブル信号発生タイミングの説明図、
第４図は、従来のメモリカードにおける挿着時の各制御
信号のチャツタリングついての説明図、第５図は、従来
のメモリカードにおける抜去時の各制御信号の動作タイ
ミングについての説明図である。 ■・・・メモリＩＣ部、２・・・データバス、３・・・
アドレスバス、４・・・リード／ライト信号線、５・・
・リード信号線、６・・・負論理チップセレクト信号線
、７・・・正論理チップセレクト信号線、８・・・アド
レスデコーダ、８ａ・・・メモリＩＣ選択線、９・・・
電源回路、９１・・・電圧検出回路、９２・・・イネー
ブル信号発生回路、９３・・・電源切換回路、（Ａ）、　　（Ｂ）、’（Ｃ）、　　（Ｄ）・・・メモ
リＩＣ。Ｒ・・・抵抗、Ｃ・・・コンデンサ、Ｄ・・・ダイオー
ド。

Claims

【特許請求の範囲】

（１）複数のメモリＩＣと、外部装置から加えられるア
ドレス信号の一部をデコードして前記複数のメモリＩＣ
の１つを選択する信号を発生するデコーダと、電源供給
端子を介して前記外部装置から供給される電力と内蔵さ
れた電池からの電力とを切換える電源回路とを有し、前
記外部装置からチップセレクト信号を受けるチップセレ
クト信号端子及び書込み制御信号を受ける書込み制御信
号端子が前記電源供給端子にプルアップされて接続され
ているメモリカードにおいて、前記電源回路は外部装置
から供給される電源電圧が所定値以上になったとき及び
この電源電圧が所定値より低下したときにそれぞれに対
応する検出信号を発生する電圧検出回路と、この電圧検
出回路の前記所定値以上に対応する検出信号を受けて前
記デコーダにイネーブル信号を発生しかつこのイネーブ
ル信号を前記所定値より低下したときの検出信号に応じ
て停止するイネーブル信号発生回路とを備え、前記電源
供給端子に接続された配線と接地間にコンデンサが挿入
され、このカードが抜去されたときに前記コンデンサか
らの電流により少なくとも前記イネーブル信号が停止さ
れるまで前記チップセレクト端子及び書込み制御信号端
子の電圧を論理レベルでＨＩＧＨレベルの範囲に維持す
ることを特徴とするメモリカード。
（２）前記電源供給端子に接続された配線と接地間に接
続されたコンデンサに換えて、抵抗とコンデンサの直列
回路が挿入され、前記抵抗に並列に前記コンデンサから
流出する電流に対して順方向になるようにダイオードが
接続されていることを特徴とする請求項１記載のメモリ
カード。
（３）電圧検出回路とイネーブル信号発生回路とは、イ
ニシャルリセット回路として構成され、イネーブル信号
はこのイニシャルリセット回路のリセット信号がそのま
ま又はその反転信号が用いられることを特徴とする請求
項１記載のメモリカード。