JPH031398A - Eprom内蔵マイクロコンピュータ - Google Patents
Eprom内蔵マイクロコンピュータInfo
- Publication number
- JPH031398A JPH031398A JP1136307A JP13630789A JPH031398A JP H031398 A JPH031398 A JP H031398A JP 1136307 A JP1136307 A JP 1136307A JP 13630789 A JP13630789 A JP 13630789A JP H031398 A JPH031398 A JP H031398A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- auxiliary
- rom
- defective
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 23
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は紫外線消去可能な読み出し専用メモリ (以
下EPROMという)を内蔵した1)チップマイクロコ
ンピュータ装置(以下マイコンという)に関するもので
ある。
下EPROMという)を内蔵した1)チップマイクロコ
ンピュータ装置(以下マイコンという)に関するもので
ある。
第3図は従来のEFROM内蔵マイコンのブロック図で
ある0図において(1)はマイコン、(2)はBFRO
M、(3)はデコーダである。EFROM内蔵マイコン
は図に示すように、アドレス部とROMのデコーダ(3
)とEP ROM (21とから構成されている0次に
動作について説明する。アドレス部から指定したアドレ
スをデコーダ(3)で変換しその指定したE F RO
M +21の内容を読み出したりその指定したE F
ROM (21にデータを書き込むようになっている。
ある0図において(1)はマイコン、(2)はBFRO
M、(3)はデコーダである。EFROM内蔵マイコン
は図に示すように、アドレス部とROMのデコーダ(3
)とEP ROM (21とから構成されている0次に
動作について説明する。アドレス部から指定したアドレ
スをデコーダ(3)で変換しその指定したE F RO
M +21の内容を読み出したりその指定したE F
ROM (21にデータを書き込むようになっている。
従来のEFROM内蔵マイコンは以上のように構成され
ているので、デコーダで指定したEPROMが不良であ
った場合には、その製品は不良品として処理されていた
。
ているので、デコーダで指定したEPROMが不良であ
った場合には、その製品は不良品として処理されていた
。
この発明は上記のような問題点に鑑みてなされたもので
あってデコーダで指定されたEFROMが不良であった
場合には補助のEFROMへ切換えることにより、正常
なEFROMへの読み出し書き込みを可能にすることを
目的としている。
あってデコーダで指定されたEFROMが不良であった
場合には補助のEFROMへ切換えることにより、正常
なEFROMへの読み出し書き込みを可能にすることを
目的としている。
この発明によるBFROM内蔵マイコンは上記目的を達
成するためにEPROMに付加して補助のEFROMを
配置し、製品のEFROMテスト時において不良EFR
OMが生した場合、切換え回路により補助EFROMが
選択されるような構成になっている。
成するためにEPROMに付加して補助のEFROMを
配置し、製品のEFROMテスト時において不良EFR
OMが生した場合、切換え回路により補助EFROMが
選択されるような構成になっている。
この発明によるEPROM内蔵マイコンは、テストにお
いて不良EFROMビットが生じそれを切換え回路によ
って補助EFROMに切換えた後は、EPROM書き込
み時にその不良ビットが選ばれるアドレスを指定しても
自動的に補助EPROMに書き込みが行われ、読み出し
の場合もその不良ピントが選ばれるアドレスを指定して
も、補助EFROMのデータを読み出すようにする。
いて不良EFROMビットが生じそれを切換え回路によ
って補助EFROMに切換えた後は、EPROM書き込
み時にその不良ビットが選ばれるアドレスを指定しても
自動的に補助EPROMに書き込みが行われ、読み出し
の場合もその不良ピントが選ばれるアドレスを指定して
も、補助EFROMのデータを読み出すようにする。
以下、この発明の一実施例を図によって説明する。第1
図は、EPROM内蔵マイコンの全体を示すブロック図
、第2図は第1図のEPROM内蔵マイコンの要部を示
す配線図である。図において(11〜(3)は第3図の
従来例に示したものと同等であるので説明を省略する。
図は、EPROM内蔵マイコンの全体を示すブロック図
、第2図は第1図のEPROM内蔵マイコンの要部を示
す配線図である。図において(11〜(3)は第3図の
従来例に示したものと同等であるので説明を省略する。
(4)は補助EFROM、(5)は切換回路、(5a)
、 (5b)、 (5e)、 (5f)、 (5g)は
トランジスタ、(5C)はランチ回路、(5d)はEP
ROM、(6)は読み出し書き込みセレクタである。次
に動作について説明する。このEPROM内蔵マイコン
は、デコーダ(3)から出力されたビット信号に接続さ
れた。E F ROM +21が不良である場合には、
切換回路(5)を動作させ不良のE F ROM (2
1を切離した後、補助E P ROM +41へ書き込
み読み出しを行うようになっている。デコーダ(3)は
、アドレス信号が入力されると、そのアドレスに従った
ビット線が選ばれる。書き込み時にはHV(12〜20
■)程度)がこのビン)&?Iから出力され、読み出し
には5vの電圧が出力される。初期状態ではトランジス
タ(5a)が導通している。この時EFROM (21
に書き込みを行うと読み出し書き込みセレクタ(6)か
らHVが出力されデコーダ(3)のHV出力と読み出し
書き込みセレクタ(6)の信号がゲートとドレインには
いったE P ROM +21に書き込みが行われるよ
うになっている。読み出し時には、デコーダ(3)から
出た5■の信号がトランジスタ(5a)を通って、E
F ROM +21のゲートにはいり、EPROM (
21に書込みがされている場合にはEPROM(2)は
QFF状態となりE F ROM +21に書込みがさ
れていない場合には、E P ROM +21はONと
なり導通する。この信号が読み出し書き込みセレクタ(
6)で選択されROM信号がマイコン(11へと送られ
る。ここでE F ROM +21が不良であった場合
には補助E P ROM +41止E F ROM F
2+を切換えるために切換回路(5)を動作させる。こ
の切換回路(5)のデータ保持用としてE P ROM
(5d)を使用している。
、 (5b)、 (5e)、 (5f)、 (5g)は
トランジスタ、(5C)はランチ回路、(5d)はEP
ROM、(6)は読み出し書き込みセレクタである。次
に動作について説明する。このEPROM内蔵マイコン
は、デコーダ(3)から出力されたビット信号に接続さ
れた。E F ROM +21が不良である場合には、
切換回路(5)を動作させ不良のE F ROM (2
1を切離した後、補助E P ROM +41へ書き込
み読み出しを行うようになっている。デコーダ(3)は
、アドレス信号が入力されると、そのアドレスに従った
ビット線が選ばれる。書き込み時にはHV(12〜20
■)程度)がこのビン)&?Iから出力され、読み出し
には5vの電圧が出力される。初期状態ではトランジス
タ(5a)が導通している。この時EFROM (21
に書き込みを行うと読み出し書き込みセレクタ(6)か
らHVが出力されデコーダ(3)のHV出力と読み出し
書き込みセレクタ(6)の信号がゲートとドレインには
いったE P ROM +21に書き込みが行われるよ
うになっている。読み出し時には、デコーダ(3)から
出た5■の信号がトランジスタ(5a)を通って、E
F ROM +21のゲートにはいり、EPROM (
21に書込みがされている場合にはEPROM(2)は
QFF状態となりE F ROM +21に書込みがさ
れていない場合には、E P ROM +21はONと
なり導通する。この信号が読み出し書き込みセレクタ(
6)で選択されROM信号がマイコン(11へと送られ
る。ここでE F ROM +21が不良であった場合
には補助E P ROM +41止E F ROM F
2+を切換えるために切換回路(5)を動作させる。こ
の切換回路(5)のデータ保持用としてE P ROM
(5d)を使用している。
E F ROM(5d)は初期状態はデータが書き込ま
れていないためトランジスタ(5a)を導通させるよう
動作を行い、書き込みを行うことによりトランジスタ(
5a)を0FFL、トランジスタ(5b)を導通させる
よう切換回路(5)を動作させる。−度書き込みを行う
とE F ROM(5d)のデータは消去しない限り保
持できるため不良のE F ROM +21がまちがっ
てアクセスされることはない。E P ROM(5d)
に書き込みを行うためには、デコーダ(3)より不良の
E P ROM f21ビットの書き込み信号を出力し
、REV信号をローレベルからハイレベルにして書き込
み信号を、トランジスタ(5f)を介してEFROM
(5d)のゲートに入力する。
れていないためトランジスタ(5a)を導通させるよう
動作を行い、書き込みを行うことによりトランジスタ(
5a)を0FFL、トランジスタ(5b)を導通させる
よう切換回路(5)を動作させる。−度書き込みを行う
とE F ROM(5d)のデータは消去しない限り保
持できるため不良のE F ROM +21がまちがっ
てアクセスされることはない。E P ROM(5d)
に書き込みを行うためには、デコーダ(3)より不良の
E P ROM f21ビットの書き込み信号を出力し
、REV信号をローレベルからハイレベルにして書き込
み信号を、トランジスタ(5f)を介してEFROM
(5d)のゲートに入力する。
次にE F ROM(5d)のドレイン側にHVを入力
すると、電流がE P ROM (5d)のドレインか
らソース、そしてトランジスタ(5g)のバスを通って
流れ、E F ROM(5d)に書き込みが行われる。
すると、電流がE P ROM (5d)のドレインか
らソース、そしてトランジスタ(5g)のバスを通って
流れ、E F ROM(5d)に書き込みが行われる。
次にこの書き込みによって切換回路(5)がどのように
動作するかを説明する。切換回路(5)は初期状態でリ
セット信号が入力されるため、ランチ回路(5c)はこ
のリセット信号をラッチするためトランジスタ(5b)
のゲートがハイレベルトランジスタの(5a)カローレ
ベルとなっている。このランチ回路(5c)はデータ保
持用のE F ROM (5d)に接続されている。こ
のデータ保持用のE F ROM (5d)のドレイン
は5vに接続され、REV信号は通常ローレベルになる
よう設定しているため、トランジスタ(5e)が導通し
EP ROM(5d)のゲートにも5vが人力される。
動作するかを説明する。切換回路(5)は初期状態でリ
セット信号が入力されるため、ランチ回路(5c)はこ
のリセット信号をラッチするためトランジスタ(5b)
のゲートがハイレベルトランジスタの(5a)カローレ
ベルとなっている。このランチ回路(5c)はデータ保
持用のE F ROM (5d)に接続されている。こ
のデータ保持用のE F ROM (5d)のドレイン
は5vに接続され、REV信号は通常ローレベルになる
よう設定しているため、トランジスタ(5e)が導通し
EP ROM(5d)のゲートにも5vが人力される。
E F ROM(5d)のゲートドレインにそれぞれ5
vが入力されているので、EPROM (5d)に書き
込みが行われていない場合にはEPROM (5d)の
ソースが5vととなりランチ回路(5C)を反転させ、
トランジスタ(5b)のゲートがローレベルのトランジ
スタ(5a)のゲートがハイレベルとなりE P RO
M (21が選択される。書き込みが行われている場合
には、E P ROM(5d)が導通しないのでラッチ
回路(5c)は反転せず、トランジスタ(5b)のゲー
トがハイレベルのトランジスタ(5a)のゲートがロー
レベルとなり補助E P ROM (41が選ばれる以
上の動作によりデコー多゛(3)で指定したビットのE
F ROM [21が不良のときは切換回路(5)を
動作させることにより、補助E F ROM (41を
選択することができるようになりこの補助EFROM(
4)でその後読み出し書込みを行う。
vが入力されているので、EPROM (5d)に書き
込みが行われていない場合にはEPROM (5d)の
ソースが5vととなりランチ回路(5C)を反転させ、
トランジスタ(5b)のゲートがローレベルのトランジ
スタ(5a)のゲートがハイレベルとなりE P RO
M (21が選択される。書き込みが行われている場合
には、E P ROM(5d)が導通しないのでラッチ
回路(5c)は反転せず、トランジスタ(5b)のゲー
トがハイレベルのトランジスタ(5a)のゲートがロー
レベルとなり補助E P ROM (41が選ばれる以
上の動作によりデコー多゛(3)で指定したビットのE
F ROM [21が不良のときは切換回路(5)を
動作させることにより、補助E F ROM (41を
選択することができるようになりこの補助EFROM(
4)でその後読み出し書込みを行う。
なお、上記実施例では、E P ROM (5d)によ
りその切換を行ったがその他の配線をレーザーでカント
して切換える方法等が考えられる。
りその切換を行ったがその他の配線をレーザーでカント
して切換える方法等が考えられる。
また上記実施例ではEPROM内蔵マイコンについて説
明を行ったが、同じ動作を行うE”FROM内蔵マイコ
ン(電気的書きかえ可能ROMを内蔵したマイコン)に
も使用できる。
明を行ったが、同じ動作を行うE”FROM内蔵マイコ
ン(電気的書きかえ可能ROMを内蔵したマイコン)に
も使用できる。
この発明は、以上述べたようにEFROMに不良ビット
が生じた場合、そのビットを補助EPROMに切換える
ことにより正常なチップと同じマイコンの動作をするこ
とが可能となる。
が生じた場合、そのビットを補助EPROMに切換える
ことにより正常なチップと同じマイコンの動作をするこ
とが可能となる。
これにより従来品では、EPROMの不良によって不良
品となっていたチップを良品にすることができ、製品の
歩留り向上に効果を奏する。
品となっていたチップを良品にすることができ、製品の
歩留り向上に効果を奏する。
第1図はこの発明の一実施例によるEPROM内蔵マイ
コンのブロック図、第2図は第1図のEPROM内蔵マ
イコンの要部を示す配線図、第3図は従来のEPROM
内蔵マイコンのブロック図である。 図において(1)はマイコン、+21. (5d)はE
PROM、+3+はデコーダ、(4)は補助EFROM
、(5)は切換回路、(5a) 、 (5b) 、 (
5e) 、 (5f) 、 (5g)はトランジスタ、
(5c)はラッチ回路、(6)は読み出し書き込みセレ
クタである。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図
コンのブロック図、第2図は第1図のEPROM内蔵マ
イコンの要部を示す配線図、第3図は従来のEPROM
内蔵マイコンのブロック図である。 図において(1)はマイコン、+21. (5d)はE
PROM、+3+はデコーダ、(4)は補助EFROM
、(5)は切換回路、(5a) 、 (5b) 、 (
5e) 、 (5f) 、 (5g)はトランジスタ、
(5c)はラッチ回路、(6)は読み出し書き込みセレ
クタである。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図
Claims (1)
- 1)チップマイクロコンピュータその内に内蔵された紫
外線消去可能な読み出し専用メモリと、上記紫外線消去
可能な読み出し専用メモリに不良が生じた場合に、補助
の紫外線消去可能な読み出し専用メモリに切換える切換
え回路を有することを特徴とするEPROM内蔵マイク
ロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1136307A JPH031398A (ja) | 1989-05-30 | 1989-05-30 | Eprom内蔵マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1136307A JPH031398A (ja) | 1989-05-30 | 1989-05-30 | Eprom内蔵マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH031398A true JPH031398A (ja) | 1991-01-08 |
Family
ID=15172138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1136307A Pending JPH031398A (ja) | 1989-05-30 | 1989-05-30 | Eprom内蔵マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH031398A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561627A (en) * | 1994-06-07 | 1996-10-01 | Hitachi, Ltd. | Nonvolatile semiconductor memory device and data processor |
-
1989
- 1989-05-30 JP JP1136307A patent/JPH031398A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561627A (en) * | 1994-06-07 | 1996-10-01 | Hitachi, Ltd. | Nonvolatile semiconductor memory device and data processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI286319B (en) | Repair control circuit of semiconductor memory device with reduced size | |
JP2706659B2 (ja) | メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路 | |
JP2785936B2 (ja) | 冗長回路のテスト方法 | |
KR970049565A (ko) | 플래쉬 메모리의 재프로그램 장치 및 그 방법 | |
EP0675501A1 (en) | Non-volatile memory element with double programmable cell and corresponding reading circuit for redundancy circuits | |
US5880992A (en) | Electrically erasable and programmable read only memory | |
JPH07141320A (ja) | 電流読み出し方法及びマイクロコントローラ | |
JPH031398A (ja) | Eprom内蔵マイクロコンピュータ | |
JPH11213680A (ja) | 半導体記憶装置 | |
KR20000005055A (ko) | 다수의 전자 회로성분을 갖는 회로장치 | |
JPH10261300A (ja) | 不揮発性半導体記憶装置 | |
KR960002011B1 (ko) | 반도체 메모리 장치용 용장 회로 | |
EP0655742B1 (en) | Integrated device with electrically programmable and erasable memory cells | |
JP3020561B2 (ja) | 半導体記憶装置 | |
JPS62107500A (ja) | 半導体メモリ装置 | |
JPH0131313B2 (ja) | ||
KR940006075B1 (ko) | 반도체집적회로 | |
JPH03116497A (ja) | 半導体メモリ装置 | |
JPH04256145A (ja) | 集積回路装置 | |
JPS59140695A (ja) | 半導体集積回路装置 | |
JPH04368699A (ja) | 半導体記憶装置 | |
JPH05114300A (ja) | 半導体記憶装置 | |
JPH0383298A (ja) | 半導体記憶装置 | |
JPH08161897A (ja) | 半導体メモリ装置 | |
JPH01126724A (ja) | プログラマブル集積回路 |