JPH03137745A - 情報処理システムの記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理に利用する。本発明は情報処理システ
ムの記憶装置に関する。

〔概要〕

本発明は中央処理装置および複数の記憶装置がシステム
バスに接続された情報処理システムの記憶装置において
、 入出力バスを獲得し、メモリ素子を診断して記憶装置の
番号順にメモリ診断の結果を次の記憶装置に伝えること
により、 メモリのスタートアドレスを設定し直し、中央処理装置
の介在なしに連続したメモリ空間を形成できるようにし
たものである。

〔従来の技術〕

従来この種の記憶装置では、各記憶装置単位にメモリの
テストを行い、装置単位で使用の可、不可を判断してい
た。

〔発明が解決しようとする問題点〕

このような従来の方法では、メモリに不具合が発見され
ると、その不具合が発見された記憶装置が１台すべて使
えなくなり、連続したアドレス空間を形成することがで
きず、また連続したアドレス空間を形成しようとすれば
中央処理装置の介入が必要であった。

本発明はこのような問題を解決するもので、中央処理装
置の介入を要することなく連続したアドレス空間を形成
することができる装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、メモリコントロール部とメモリ素子とを備え
た記憶装置がメモリバスおよび入出力バスを含むシステ
ムバスに複数接続された情報処理システムの記憶装置に
おいて、前記メモリコントロール部に、装置の立ち上げ
時前記メモリ素子をテストして使用不可能なメモリ容量
を検出するメモリ診断回路と、メモリ診断の終了を示す
情報、使用不可能なメモリの容量、他の記憶装置から書
き込まれた使用不可能なメモリ容量、および自記憶装置
のスタートアドレスを格納するレジスタ群と、入出力コ
マンドとアドレスをデコードして前記レジスタ群に対す
るデータの書き込みふよび読み出しを行い、前記入出力
バスの制御権を獲得して入出力コマンドを発行し、前記
レジスタ群内のデータの演算を行う入出カバスインタフ
エース部と、自記憶装置が何番目になるかを設定する装
置ナンバ設定スイッチと、この装置ナンバ設定スイッチ
に設定された情報を基に自記憶装置のスタートアドレス
を算出する算出回路と、メモリコマンドとメモリアドレ
スをデコードし自記憶装置に対するアクセスか否かを判
断して前記メモリ素子へのアクセスを行わせるメモリバ
スインタフェース部と、このメモリバスインタフェース
部および前記メモリ診断回路からの命令により前記メモ
リ素子に対するタイミングを生成してアクセスを行いデ
ータの書き込みおよび読み出しを行うメモリインタフェ
ース部とを備え、前記入出カバスインタフエース部には
、自装置の処理終了後に前記装置ナンバ設定スイッチに
設定された番号の次の番号の記憶装置に対してアクセス
を行う手段を備えたことを特徴とする。

〔作用〕

メモリコントロール部が入出力バスを獲得し、メモリ素
子を診断して自装置内の処理が終わると、記憶装置の番
号順にメモリ診断の結果を次の記憶装置に伝える。

これにより、各記憶装置はメモリのスタートアドレスを
設定し直すことができ、中央処理装置の介在なしに連続
したメモリ空間を形成することができる。

〔実施例〕

次に、本発明実施例を図面に基づいて説明する。

第１図は本発明実施例の構成を示すブロック図、第２図
は本発明実施例のメモリコントロール部の構成を示す図
である。

本発明実施例は、メモリコントロール部２１トメモリ素
子２２とを備えた複数の記憶装置２がメモリバス１１お
よび入出力バス１２を含むシステムバス１に複数接続さ
れ、メモリコントロール部２１に、装置の立ち上げ時メ
モリ素子２２をテストして使用不可能なメモリ容量を検
出するメモリ診断回路２１１と、メモリ診断の終了を示
す情報、使用不可能なメモリの容量、他の記憶装置から
書き込まれた使用不可能なメモリ容量、および自記憶装
置のスタートアドレスを格納するレジスタ群２１２　と
、入出力コマンドとアドレスをデコードしてレジスタ群
２１２に対するデータの書き込みおよび読み出しを行い
、入出力バス１２の制御権を獲得して入出力コマンドを
発行し、レジスタ群２１２内のデータの演算を行う入出
力バスインタフェース部２１３と、自記憶装置が何番目
になるかを設定する装置ナンバ設定スイッチ２１４　と
、この装置ナンバ設定スイッチ２１４に設定された情報
を基に自記憶装置のスタートアドレスを算出する算出回
路２１５と、メモリコマンドとメモリアドレスをデコー
ドし自記憶装置に対するアクセスか否かを判断してメモ
リ素子２２へのアクセスを行わせるメモリバスインタフ
ェース部２１６　と、このメモリバスインタフェース部
２１６およびメモリ診断回路２１１からの命令によりメ
モリ素子２２に対するタイミングを生成してアクセスを
行いデータの書き込みおよび読み出しを行うメモリイン
タフェース部２１７と備え、入出カバスインタフエース
部２１３には、自装置の処理終了後に装置ナンバ設定ス
イッチ２１４に設定された番号の次の番号の記憶装置２
に対してアクセスを行う手段を備える。

本実施例では、各記憶装置に載せられているメモリ素子
の容量は全て同じ（４！、１Ｂｙｔｅ）であり、メモリ
診断回路は６４ｋＢｙｔｅ単位で使用可能なメモリ容量
を判断するものとする。また各レジスタに格納する情報
として、レジスタ＃０にはメモリ診断の終了と一つ前の
番号の記憶装置のセットアツプ終了の情報が格納され、
レジスタ＃１には使用不可能なメモリの容量が６４ｋＢ
ｙｔｅ単位で格納され（メモリアドレスが３２ビツトで
表されるシステムであるとすると、レジスタは１６ビツ
トあればよいことになる）、レジスタ＃２には一つ前の
番号の記憶装置により書き込まれた一つ前の記憶装置ま
での使用不可能メモリ容量が６４ｋＢｙｔｅ単位で格納
され、レジスタ＃３には本記憶装置のメモリのスタート
アドレスが格納されるものとする。

また、本記憶装置に対するメモリアクセスがあった場合
にはメモリバスインタフェース部は、レジスタ＃３に格
納されたスタートアドレスをメモリバス上のアドレスか
ら差し引いてその結果を本記憶装置内のメモリアドレス
としてメモリ素子にアクセスしデータを読み書きするも
のとする。

次に、このように構成された本発明実施例の動作につい
て説明する。第３図は本発明実施例の動作の流れを示す
流れ図である。

システムの立ち上げ時、まずメモリ診断を行い、診断が
終了後使用可能なメモリ容量を検出してレジスタ＃１に
格納する。もし、この記憶装置が１番目の記憶装置であ
れば、入出力バスインタフェース部は入出力バスの獲得
を行い、バスが獲得されると２番目の記憶装置に対して
入出力コマンドを発行してレジスタ＃０にアクセスし、
最初にメモリ診断が終わったか否かを確認する。診断が
終わっていなければ終了するまで確認を行い、応答がな
ければ２番目はないものと判断して記憶装置のセットア
ツプを終了する。

次に１番目の記憶装置は、２番目の記憶装置のレジスタ
＃２の１番目の記憶装置での使用不可能なメモリ容量を
書き込む、その後２番目の記憶装置のレジスタ＃０にア
クセスしてメモリのセットアツプが終わったことを通知
する。

２番目以降の記憶装置では、自装置のレジスタ＃０に一
つ前の番号の記憶装置からメモリのセットアツプの終了
の通知を受けたときに、自装置の番号と実装されている
メモリの容量とから計算されたスタートアドレスの初期
値からレジスタ＃２に書き込まれた使用不可能なメモリ
容量の合計を差し引いてレジスタ＃３に格納し、自分の
スタートアドレスとする。

その後、入出力バスインタフェース部は入出力バスの獲
得を行い、バスが獲得されると次の番号の記憶装置に対
して入出力コマンドを発行してレジスタ＃０にアクセス
し、最初にメモリ診断が終わったか否かを確認する。診
断が終了していなければ終了するまでＶＩｉ認を行い、
応答がなければ次の番号の記憶装置はないものと判断し
て記憶装置のセットアツプを終了する。図外の中央処理
装置は応答が無いことを検出することによって記憶装置
全部がセットアツプを終了したことを知る。

次いでこの記憶装置は、次の番号の記憶装置のレジスタ
＃２にこの記憶装置での使用不可能なメモリ容量を書き
込み、その後次の番号の記憶装置のレジスタ＃０にアク
セスしてこの記憶装置のメモリのセットアツプが終了し
たことを通知する。

〔発明の効果〕

以上説明したように本発明によれば、メモリコントロー
ル部が入出力バスを獲得しメモリ素子を診断して記憶装
置の番号順にメモリ診断の結果を次の記憶装置に伝える
ことにより、各記憶装置はメモリのスタートアドレスを
設定し直すことができ、連続したメモリ空間を中央処理
装置の介在なしに形成することができる効果がある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック図。 第２図は本発明実施例のメモリコントロール部の構成を
示すブロック図。 第３図は本発明実施例の立ち上げ時の処理の流れを示す
フローチャート。 １・・・システムバス、２・・・記憶装置、１１・・・
メモリハス、１２・・・入出力ハス、２１・・・メモリ
コントロール部、２２・・・メモリ素子、２１１・・・
メモリ診断回路、２１２・・・レジスタ群、２１３・・
・入出力バスインタフェース部、２１４・・・装置ナン
バ設定スイッチ、２１５・・・算出回路、２１６・・・
メモリバスインタフェース部、２１７・・・メモリイン
タフェース部。

Claims (1)

1. 【特許請求の範囲】 １、メモリコントロール部とメモリ素子とを備えた記憶
   装置がメモリバスおよび入出力バスを含むシステムバス
   に複数接続された情報処理システムの記憶装置において
   、 前記メモリコントロール部に、 装置の立ち上げ時前記メモリ素子をテストして使用不可
   能なメモリ容量を検出するメモリ診断回路と、 メモリ診断の終了を示す情報、使用不可能なメモリの容
   量、他の記憶装置から書き込まれた使用不可能なメモリ
   容量、および自記憶装置のスタートアドレスを格納する
   レジスタ群と、 入出力コマンドとアドレスをデコードして前記レジスタ
   群に対するデータの書き込みおよび読み出しを行い、前
   記入出力バスの制御権を獲得して入出力コマンドを発行
   し、前記レジスタ群内のデータの演算を行う入出力バス
   インタフェース部と、自記憶装置が何番目になるかを設
   定する装置ナンバ設定スイッチと、 この装置ナンバ設定スイッチに設定された情報を基に自
   記憶装置のスタートアドレスを算出する算出回路と、 メモリコマンドとメモリアドレスをデコードし自記憶装
   置に対するアクセスか否かを判断して前記メモリ素子へ
   のアクセスを行わせるメモリバスインタフェース部と、 このメモリバスインタフェース部および前記メモリ診断
   回路からの命令により前記メモリ素子に対するタイミン
   グを生成してアクセスを行いデータの書き込みおよび読
   み出しを行うメモリインタフェース部と を備え、 前記入出力バスインタフェース部には、自装置の処理終
   了後に前記装置ナンバ設定スイッチに設定された番号の
   次の番号の記憶装置に対してアクセスを行う手段を備え
   た ことを特徴とする情報処理システムの記憶装置。