JPH04213130A

JPH04213130A - システムメモリ初期設定システム

Info

Publication number: JPH04213130A
Application number: JP1099191A
Authority: JP
Inventors: Jr Irvin R Jones; アーヴィン・ルーフス・ジョーンズ，ジュニア; Marilyn J Lang; マリリン・ジョーン・ラング; Wesley H Stelter; ウェルズリー・ハーヴェイ・ステルター
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1990-01-31
Filing date: 1991-01-31
Publication date: 1992-08-04
Also published as: DE69120306D1; EP0440445B1; EP0440445A2; EP0440445A3; DE69120306T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
のシステムメモリに関するものであり、とりわけ、マイ
クロコンピュータにおけるシステムメモリの初期設定に
関するものである。

【０００２】

【従来の技術】マイクロコンピュータのアーキテクチャ
におけるシステムメモリは、ダイナミックランダムアク
セスメモリ（ＤＲＡＭ）ユニットを用いるのが普通であ
る。ＤＲＡＭユニットは、スタティックランダムアクセ
スメモリ（ＳＲＡＭ）のような他のタイプのメモリに比
べて低速であるが、ＤＲＡＭユニットは、コスト、性能
及び記憶容量を含む考慮事項の最適なバランスが得られ
るので、ＤＲＡＭユニットは、マイクロコンピュータの
設計者に好まれる。

【０００３】東芝及び三菱といったエレクトロニクスメ
ーカは、最近、様々な数のＤＲＡＭユニットを備えた７
２ピンの単一インラインメモリモジュール（ＳＩＭＭ）
を開発した。ＳＩＭＭは、３２のデータビットと４つの
パリティビットからなる３６の情報ビット幅を有してい
る。

【０００４】既述のように、ＳＩＭＭは、１，２，４及
び８メガバイト（ＭＢ）のデータを含む様々な容量のメ
モリを備えている。ＳＩＭＭに設けられたＤＲＡＭは現
在のところ３６ビットによる１メガバイト（ＭＢ）また
は３６ビットによる２５６キロバイト（Ｋｂ）のメモリ
構成をとることができる。現在、いわゆる単一記録密度
ＳＩＭＭは、総記憶容量が１メガバイトのＤＲＡＭ（３
６ビットによる２５６ＫｂのＤＲＡＭバンクを１つ備え
る）または４メガバイトのＤＲＡＭ（３６ビットによる
１ＭＢのＤＲＡＭバンクを１つ備える）を備えるように
製造するのが普通である。

【０００５】当該技術の技術者が呼ぶところの二倍記録
密度（ＤＤ）ＳＩＭＭは、単一のＳＩＭＭで２つの単一
記録密度ＳＩＭＭのＤＲＡＭ容量を有するものである。２つのＤＲＡＭバンクは、共通の書込み許可（ＷＥ）、
アドレス、データ及び列アドレスストローブ（ＣＡＳ）
を共用するが、行アドレスストローブ（ＲＡＳ）は共用
していない。従って、二倍密度ＳＩＭＭは、現在のとこ
ろ、２ＭＢ（１ＭＢの２倍）または８ＭＢ（４ＭＢの２
倍）の記憶容量を備えるように製造されている。

【０００６】さらに、各ＳＩＭＭは、ＳＩＭＭ装置の内
部ＤＲＡＭの内容を解読するのに利用可能な４つの未使
用ピンを備えている。特定サイズのＳＩＭＭにおける４
つのピンは、グランド（ＧＲＤ）及び非接続（ＮＣ）を
含む、他のサイズのＳＩＭＭとは異なる、特有の組み合
わせによる論理状態を有している。従って、単一記録密
度か、二倍記録密度かには関係なく、ＳＩＭＭにおける
ＤＲＡＭのメモリサイズや、ＤＲＡＭ速度のような他の
情報は、これらのピンの論理状態を分析することによっ
て確かめることができる。

【０００７】マイクロコンピュータの場合、システムメ
モリ（例えば、ＳＩＭＭだけで構成することができる）
は、メモリ制御器として知られるハードウェア装置によ
って制御される。中央演算処理装置、この場合、マイク
ロプロセッサから信号を受信すると、メモリ制御器はシ
ステムメモリとマイクロプロセッサ間におけるデータ転
送を実施する。

【０００８】全てのメモリ制御器は、メモリに対する適
正な制御信号を発生するには、特殊なメモリ構成に気付
かなければならない。このメモリ構成の情報は、これま
で、メモリ制御器によっていくつかの異なる方法で求め
られてきた。従来の方法の１つによれば、情報は、メモ
リボードまたは他の適合する場所に配置された外部スイ
ッチを用いてユーザが物理的にセットすることができる
。従って、システムメモリの初期設定プロセス時にコン
ピュータにブーティングを行うと、スイッチから構成情
報が読み取られる。

【０００９】もう１つの従来のアプローチでは、初期設
定プロセス時にメモリ制御器内に配置された構成レジス
タに対し、ＢＩＯＳ（基本入力出力システム）が構成情
報を書き込む。ＢＩＯＳは、システムメモリに存在する
全メモリのカウントを行うことによって、メモリ構成を
確かめる。ＢＩＯＳは、しばしば試行錯誤アプローチを
利用して、こうしたカウントを行う。すなわち、ＢＩＯ
Ｓは繰返しデータをメモリに書き込んで、それから、そ
のデータを読み返そうとする。メモリ構成が明らかにな
ると、通常、ＢＩＯＳは、メモリ制御器が別個に検索し
、利用できるレジスタに情報を書き込む。

【００１０】

【発明が解決しようとする課題】しかし、様々なメモリ
構成を支援するメモリシステムの場合、構成情報をメモ
リ制御器に知らせる従来の方法には欠点がある。例えば
、外部スイッチを用いる場合、ユーザはコンピュータの
内部回路構成に密接に関わらなければならない。コンピ
ュータに無知な場合がよくあるユーザが、コンピュータ
に対し、コンピュータシステムの適正な機能発揮のため
、どんなメモリ構成が存在するかを適正に知らせなけれ
ばならない。ＢＩＯＳを用いて、メモリ構成を確かめる
従来の方法を利用する場合、少数の構成しか容認されな
いのが普通である。この制限はより多くの構成を認めた
場合、アルゴリズム及びソフトウェアが必然的に時間を
浪費し、複雑になるためである。

【００１１】本発明まで、工業規格のＳＩＭＭの未使用
ピンを利用して、ユーザの対話を伴わない初期設定時に
、システムメモリ制御器に対して、多様な方法で構成可
能なシステムメモリ全体のメモリ構成を指定するマイク
ロコンピュータアーキテクチャは存在しなかった。

【００１２】

【課題を解決するための手段】本発明は、先行技術にお
ける前述の問題及び欠点を克服するために、何か月にも
わたって発明者によって行われてきた多大の努力を表す
ものである。

【００１３】本発明の実施例の１つは、システムメモリ
の構成情報をメモリ制御器に自動的に伝えるためのマイ
クロコンピュータアーキテクチャ及び方法である。該ア
ーキテクチャは、従来のＳＩＭＭから構成されたシステ
ムメモリを備えている。ＳＩＭＭはＤＲＡＭを備え、未
使用の外部ピンを有している。メモリ制御器は、システ
ムメモリに接続されてその制御を行う。さらに、ＰＡＬ
は、未使用の外部ピン及びメモリ制御器に接続されてい
る。ＰＡＬは、ピンからシステムメモリ全体の構成を確
かめて、この情報をメモリ制御器に伝える。本発明の結
果として、自動的にシステムメモリの構成を確かめて、
この情報をメモリ制御器に伝えるのに、ハードウェアが
利用されることになる。ＢＩＯＳ及びユーザは、もはや
この構成情報を確かめる重荷を負わなくても済む。

【００１４】本発明のさらにもう１つの実施例は、ＰＡ
Ｌを介してメモリ制御器とシステムメモリをつなぐマイ
クロコンピュータアーキテクチャに関する方法である。システムメモリは、あらかじめ選択された許容可能なメ
モリ構成をいくつか備えるように設計されている。シス
テムメモリは、ＤＲＡＭを備えるＳＩＭＭから構成され
る。さらに、ＳＩＭＭのそれぞれが、特有の組み合わせ
の論理状態を有する４つの未使用ピンを備えている。該
方法は、（ａ）システムメモリの初期設定時に特性を明
らかにするテストを実施するステップと、（ｂ）特性表
示テスト後、ただし、初期設定時に物理構成テストを実
施するステップから構成される。該方法は、システムメ
モリ構成を検索し、該構成が、あらかじめ選択された許
容可能な構成によるものであることを確認する。

【００１５】本発明の他の目的及び利点については、当
該技術の熟練者であれば、下記の説明及び詳細な説明を
検討することによって明らかになる。これらには、他の
目的及び利点についても組み入れるつもりである。

【００１６】

【実施例】Ｉ　　存在検出のコード化図１には、本発明の望ましい実施例が示されている。マ
イクロコンピュータアーキテクチャは、システムメモリ
１１０におけるそれぞれのＳＩＭＭ１〜Ｎの未使用の外
部ピンからの存在検出出力１’〜ｎ’を利用して、シス
テムメモリ制御器１１２にシステムメモリ構成を伝える
。さらに、ＳＩＭＭ１〜Ｎのそれぞれには、Ｘの異なる
種類のＳＩＭＭの１つが含まれている。従って、Ｎ〜Ｘ
の累乗の異なるシステムメモリ構成が存在する。本文書
に関して、構成は、メモリの種類と量を表している。

【００１７】マイクロコンピュータアーキテクチャは、
制御バス１１４を介したメモリ制御器１１２の制御下で
動作するシステムメモリ１１０を備えている。システム
メモリ１１０は、それぞれのＳＩＭＭ１，２，Ｎから生
じるいくつかの存在検出出力１’，２’，ｎ’を有して
いる。各ＳＩＭＭ毎の存在検出出力を利用することによ
って、独立したＳＩＭＭのそれぞれについてメモリ構成
を識別することができる。

【００１８】存在検出出力１’〜ｎ’は、チャネリング
によってプログラマブルアレイ論理回路（ＰＡＬ）１１
６につながるデータバスを形成する。存在検出出力１’
〜ｎ’のコード化された情報が論理回路要素によってシ
ステムメモリの全体構成を表した制御信号に翻訳される
。ＰＡＬ１１６における論理操作の後、制御バス１２０を
介して、制御信号がＰＡＬ１１６からメモリ制御器１１
２に送られる。

【００１９】従って、本発明のマイクロコンピュータの
アーキテクチャは、システムメモリ制御器１１２にシス
テムメモリ１１０のメモリ構成を指定するため、ＳＩＭ
Ｍ１〜Ｎの存在検出出力１’〜ｎ’を利用する。本発明
のマイクロコンピュータアーキテクチャの結果として、
ユーザの対話が最小限にとどめられ、ユーザが特定のメ
モリ構成に関連した外部スイッチをセットする必要はな
い。さらに、ＢＩＯＳは、構成を明らかにして、それから、
メモリ制御器による検索が可能なレジスタに情報を書き
込むように設計する必要はない。高速で、単純な設計を
施されたハードウェアが、システムメモリ１１０の初期
設定時に構成を確認して、メモリ制御器１１２に知らせ
るタスクを実行する。

【００２０】図２には、本発明の望ましい実施例がさら
に詳細に示されている。マイクロプロセッサ２０２は、
制御ライン２０４を介してメモリ制御器１１２に制御を
加える。メモリ制御器１１２の制御下で動作するシステムメモリ
１１０は、３２ビットのホストデータバス２０６を介し
てマイクロプロセッサ２０２にデータを与える。さらに
、システムメモリ１１０は、ＳＩＭＭのスロット１〜８
に配置されたＳＩＭＭから構成される。

【００２１】望ましい実施例で用いられるＳＩＭＭは、
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）バン
クを含む工業規格（事実上）による７２ピンのＳＩＭＭ
である。ＳＩＭＭは、望ましい実施例の場合１，２，４
及び８メガバイト（ＭＢ）からなる４つの異なるメモリ
の記憶容量を任意に選択することができる。さらに、現
在のところ、ＳＩＭＭは、日本の三菱または東芝で製造
されている。

【００２２】以下に示す表１は、東芝製の工業規格ＳＩ
ＭＭの未使用ピンのデータ仕様のリストである。

【００２３】

【表１】

【００２４】表１には、本発明に利用可能な東芝製の異
なる単一記憶密度のＳＩＭＭのいくつかが記載されてい
る。表１の縦軸には、ＳＩＭＭの記憶容量と、その東芝
での部品番号が示されている。表１の横軸は、存在検出
出力２１２，２１４，２１６及び２１８が導き出される
、外部ピン＃６７〜７０の対応する論理状態のリストで
ある。表１において、望ましい実施例に取りつけるため
に選択されるＳＩＭＭは、例えば記憶容量が３６ビット
による２５６Ｋｂおよび３６ビットによる１ＭＢで、速
度が８０ナノ秒のものである。

【００２５】注目に値するのは、ＳＩＭＭスロット１〜
８に配置されるＳＩＭＭは、行アドレスストローブ（Ｒ
ＡＳ）時間、列アドレスストロープ（ＣＡＳ）時間、再
生時間及び他のタイミング要件が匹敵し得るものである
限り、他のメーカ製のＳＩＭＭとの混合も可能である。

【００２６】ピン＃６７〜７０に論理的意味を付与する
ため、抵抗器Ｒ、すなわち、いわゆるプルアップ抵抗器
によって、ピンと直流電圧源ＶＣＣが接続される。望ま
しい実施例の場合、１０キロオームの抵抗器によって、
ピンのそれぞれが５ボルトの直流電圧源に接続される。従って、ピンが表１に示すように接続されていない場合
（ＮＣ）、結果は論理的に高くなる。さらに、ピンが大
地電位の場合、結果は、論理的に低になる。

【００２７】再び図２を参照すると、システムメモリ１
１０は、４対のＳＩＭＭスロットに編成される。ＳＩＭ
Ｍ対は次の通りである。：１，２及び３，４及び５，６
及び７，８の各ＳＩＭＭスロットは、単一記録密度ＳＩ
ＭＭと二倍記録密度ＳＩＭＭのいずれが用いられるかに
よって、１つまたは２つのＤＲＡＭバンクを保持してい
る。

【００２８】後述の理由から、可能性のあるＳＩＭＭ構
成は制限される。４種のＳＩＭＭをＳＩＭＭスロット１
〜８に物理的に配置できる種々の方法は、数の上で１７
に制限される。表２及び表３には、異なる構成が示され
ている。

【００２９】表２は、単一記録密度ＳＩＭＭを用いた場
合の可能なシステムメモリ構成のリストである。

【００３０】

【表２】

【００３１】表３は、単一記録密度ＳＩＭＭを用いた場
合の可能なシステムメモリ構成のリストである。

【００３２】

【表３】

【００３３】表２及び表３は、次の要件を反映したもの
である：（１）システムメモリ１１０の全てのＳＩＭＭ
が単一密度か、あるいはその全てが二倍密度でなければ
ならない；（２）ＳＩＭＭスロット１〜８は、前述の対
になって漸増する対（１，２及び３，４及び５，６及び
７，８）をなして充填されなければならない；（３）下
位番号のＳＩＭＭスロットが、まず充填されなければな
らない。表２には、単一記録密度のＳＩＭＭを利用した
場合に許容可能な構成が示されている。表３には、二倍
記録密度のＳＩＭＭを利用した場合に許容可能な構成が
記載されている。最後に、これらの要件の厳守を確かめ
るため、システムメモリの初期設定プロセス時に詳細に
後述するように、ソフトウェアはメモリ構成をチェック
する。

【００３４】上記番号（１）及び（２）の要件がなけれ
ば、システムメモリ構成を解読するには、ＳＩＭＭスロ
ット１〜８における各ＳＩＭＭのピン＃６７〜７０から
の存在検出出力を全てモニタしなければならない。従っ
て、３２（４の８倍）の存在検出出力を観測しなければ
ならない。この数を減らすには、ユーザは、同じタイプ
のＳＩＭＭが対をなして漸増するように、システムメモ
リ１１０の追加または更新を行う必要がある。結果とし
て、ＰＡＬ１１６のモニタを受けるのは、ＳＩＭＭスロ
ット全体の半分の存在検出出力だけということになるが
、これは、該アーキテクチャが、各対のモニタを受けな
いＳＩＭＭともう一方が同一という仮定に立っているた
めである。従って、ＳＩＭＭスロット２，３，５及び７（奇数スロ
ット）は、それぞれ並列に組み合わせられて、データバ
ス１１８を形成する４つの存在検出出力２１２，２１４
，２１６及び２１８を備えている。ＳＩＭＭスロット２
，４，６及び８（偶数スロット）は、モニタを受けない
ままである。

【００３５】システムメモリの速度、アドレス解読の平
易さ、ＤＲＡＭバンクの選択論理といった理由から、上
記（１）及び（３）の要件が課される。しかしながら、
表２および表３の許容可能なシステムメモリ構成に反映
されているこれらの要件のため、１７の許容可能な構成
は、望ましい実施例の場合、ＰＡＬ１１６によって６ビ
ットにコード化されて、制御バス１２０に送り出される
。

【００３６】この６ビットは、Ｐ０’，Ｐ１’，Ｍ０’
，Ｍ１’，Ｍ２’及びＤＤ’である。これらの６ビット
は、（１）ＳＩＭＭスロット対のどれがＳＩＭＭによっ
て占められるか、（２）ＳＩＭＭのどれが４または８メ
ガバイトであるか、（３）ＳＩＭＭのどれが単一記録密
度及び二倍記録密度かを指定する。本発明の代替実施例
では、同じ情報が４ビットにコード化される。最良の態
様の６ビットは、表４〜表６に示すようにコード化され
る。

【００３７】表４〜表６に、制御バス１２０上の各種ビ
ット６ビット制御信号のコード化の様子を示す。

【００３８】

【表４】

【００３９】

【表５】

【００４０】

【表６】

【００４１】メモリ制御器１１２は、望ましい実施例の
場合、適用業務に固有の集積回路（ＡＳＩＣ）である。メモリ制御器１１２は、制御バス１２０からＰ０’，Ｐ
１’，Ｍ０’，Ｍ１’，Ｍ２’及びＤＤ’の６ビットを
受け取り、メモリ制御器１１２の内部ソフトウェア２２
７での操作に備えて翻訳論理ブロック２２１の単純な論
理に従い、内部的に１２ビット、すなわちＰ０，Ｐ１，
Ｐ２，Ｐ３，Ｍ０，Ｍ１，Ｍ２，Ｍ３，Ｄ０，Ｄ１，Ｄ
２，及びＤ３に翻訳する。翻訳論理ブロック２２１の論
理は、表７〜表９に示される。

【００４２】表７〜表９に、ＡＳＩＣメモリ制御器１１
２内の各種ビットの存在ポート２２３及び特性表示ポー
ト２２５のコード化の様子を示す。

【００４３】

【表７】

【００４４】

【表８】

【００４５】

【表９】

【００４６】翻訳論理ブロック２２１からの１２ビット
は、それぞれのライン２１３及び２１５を介して、２つ
のポート、すなわち、ＳＩＭＭ存在ポート２２３及びＳ
ＩＭＭ特性表示ポート２２５に送られる。存在ポート２
２３には、４つの読み取り専用ビット、すなわち、存在
情報ビットＰ０，Ｐ１，Ｐ２及びＰ３がライン２１３を
介して送られる。各ビットはＳＩＭＭスロット対に対応
している。ＳＩＭＭがＳＩＭＭスロットに取り付けられ
る時、各ＳＩＭＭ対毎のビットは論理的に高にセットさ
れる；さもなければ、ビットの状態は低論理レベルにな
る。

【００４７】ＳＩＭＭ特性表示ポート２２５には、８つ
の読み取り専用ビット、すなわちＳＩＭＭ特性表示ビッ
トＭ０，Ｍ１，Ｍ２，Ｍ３，Ｄ０，Ｄ１，Ｄ２及びＤ３
がライン２１５を介して送られる。各対をなすビットＭ
０−Ｄ０，Ｍ１−Ｄ１，Ｍ２−Ｄ２及びＭ３−Ｄ３は、
ＳＩＭＭの部品タイプ（１ＭＢと４ＭＢのどちらか）及
び記録密度（単一と二倍のどちらか）を示している。ビ
ットＤ０〜Ｄ３は、ＳＩＭＭの記録密度を表し、一方、
ビットＭ０−Ｍ３は、部品タイプを表している。記録密度ビットＤは、二倍記録密度ＳＩＭＭを識別する
ように高論理レベルにセットされる。部品タイプビット
Ｍは、４ＭＢのＳＩＭＭを識別するように高論理レベル
にセットされる。

【００４８】ＩＩ　　システムメモリの初期設定メモリ制御器１１２がシステムメモリ構成を検索し、そ
の構成が表２及び表３において許可されている構成と一
致するか確めるため、望ましい実施例の場合、内部ソフ
トウェア２２７は、システムメモリ１１０の初期設定時
に、存在ポート２２３と特性表示ポート２２５のビット
にサンプリングを行なうように実現される。内部論理回
路２２９は、ライン２１７を介して存在ポート２２３の
ビットを読み取る。さらに、内部論理回路２２７は、ラ
イン２１９を介して特性表示ポート２２５のビットを読
み取る。

【００４９】初期設定は、図３に示す２つの順次ステッ
プで行うことができる。まず、特性表示テスト８３０が
実施される。次に、物理構成テスト８３０が実施される
。次に、物理構成テスト８３２が実施される。

【００５０】Ａ．特性表示テスト特性表示テスト８３０では、ＳＩＭＭがＳＩＭＭスロッ
ト１〜８のそれぞれに存在するか否か、及び、そのどこ
に存在するかを確め、また、ＳＩＭＭが、全て、要件（
３）に基づく適正な同じ記憶密度を備えているか否かを
確かめる。システムメモリ１１０におけるＳＩＭＭの存
在をチェックするため、メモリの特性表示ポートにおけ
る４ビットをチェックして、非ゼロ値かどうかが確かめ
られる。４ビットのどれかが非ゼロの場合、システムメ
モリ１１０は、少なくとも何らかのメモリを備えている
。このテストで、取りつけられているメモリの識別がで
きない場合、初期設定シーケンスは、放棄される。望ま
しい実施例の場合、コンピュータシステムは、ＢＩＯＳ
がメモリが存在しないことを確認するまで、ブーティン
グを続け、その後、システムのブーティング手順が打ち
切られる。

【００５１】全てのＳＩＭＭが単一記憶密度か否かをテ
ストするため、各ＳＩＭＭスロット対に対応するＳＩＭ
Ｍ存在ビット及び各ＳＩＭＭスロット対に関するＳＩＭ
Ｍ記録密度ビットが、論理積ゲート（不図示）を介して
送られる。結果が論理的に低であれば、取りつけられた
ＳＩＭＭは、全て、単一記録密度である。結果が、論理
的に高であれば、全てのＳＩＭＭが二倍記録密度である
と考えられる。

【００５２】前述の推定を行なわずに、実際に、全ての
ＳＩＭＭが二倍記録密度であるか否かを確かめるための
テストが、さらに、考えられている。全てのＳＩＭＭが
二倍記録密度であるか否かをテストするため、各ＳＩＭ
Ｍ存在ビット及び各ＳＩＭＭスロット対に関するＳＩＭ
Ｍ記録密度ビットの論理的逆が、論理積ゲート（不図示
）を介して入力される。結果が論理的に低であれば、取
りつけられたＳＩＭＭは、全て、二倍記録密度である。結果が論理的に高であれば、ＳＩＭＭ記録密度タイプが
、混合されている。次に、要件（１）が満たされていな
いので、エラーコードがユーザに対して表示される。

【００５３】Ｂ．物理的構成テスト物理的構成テスト８３２は、サイズに関するＳＩＭＭの
配列が、要件（１）及び（３）と一致するか否かを確認
する。

【００５４】望ましい実施例の場合、４種のＳＩＭＭを
利用できることを想起されたい。単一記録密度のＳＩＭ
Ｍは、１ＭＢと４ＭＢのサイズで製造される。二倍記録
密度のＳＩＭＭは、２ＭＢと８ＭＢのサイズで製造され
る。ＳＩＭＭが多趣にわたる結果として、システムメモ
リ１１０のアドレス指定構造が、幾分複雑になる。ＳＩ
ＭＭスロット対におけるＳＩＭＭのサイズ及び記録密度
に基づき、各対毎に、所定の数のアドレスラインだけが
活動状態になる。従って、ＳＩＭＭの記憶密度を均一に
保ち、ＳＩＭＭのサイズに関するＳＩＭＭの配列を表２
及びＣの指示に従って行なうことが、極めて重要である
。

【００５５】システムメモリ１１０の場合、４対のＳＩ
ＭＭと５つの異なるタイプのＳＩＭＭ（空のＳＩＭＭス
ロットを備える可能性がある）が存在する。これは、１
０２４の異なるシステムメモリ構成（４の５乗）が存在
することを意味している。記録密度の均一性は、ＳＩＭ
Ｍ特性表示テストで既にテストされているので、メモリ
の記録密度の乱れはさしおいて、認証しなければならな
いメモリ構成の数は、４の３乗、すなわち、６４の構成
ということになる。

【００５６】ＳＩＭＭは、ＳＩＭＭ対１．２から始まる
配列が施される。妥当なメモリ構成は、もう１つのＳＩ
ＭＭ対に続くＳＩＭＭ対におけるメモリの量が、先行Ｓ
ＩＭＭ対におけるメモリの量以下にならなければならな
い。ＳＩＭＭ対１．２は、他のＳＩＭＭ対に後続しない
ので、例外である。

【００５７】配列の妥当性テストは、内部ソフトウェア
２２７によって有限状態機械で実施される。物理構成テ
ストを実行する状態マシンの状態表を、表１０に示す。また対応する状態遷移図を図４に示す。

【００５８】

【表１０】

【００５９】表９を参照すると、状態機械は、２つの情
報、すなわち、各ＳＩＭＭ対に関するＳＩＭＭ存在ビッ
トＰ及び各ＳＩＭＭ対に関する。ＳＩＭＭサイズビット
を入力する。ＳＩＭＭサイズビットＭの論理状態は、サ
イズが４ＭＢか８ＭＢのＳＩＭＭ（記録密度によって決
まる）の場合には高、サイズが１ＭＢか２ＭＢのＳＩＭ
Ｍ（記録密度によって決まる）の場合には低になる。

【００６０】次に、図４を参照すると、入力数に基づい
て、４つの状態を備えた状態機械が生成される。ＳＩＭ
Ｍ対１．２から始めて、存在ビット及びサイズビットが
評価される。次に連合する次の状態に移行し、そのＳＩ
ＭＭ対におけるメモリの量が示される。次のＳＩＭＭ対
が、最初の対と同様に、ただし、状態機械の現在の状態
から評価される。エラー状態への移行は、２つの条件、
すなわち（１）１ＭＢまたは２ＭＢのＳＩＭＭが充填さ
れたＳＩＭＭ対の後で、４ＭＢまたは８ＭＢのＳＩＭＭ
が充填されたＳＩＭＭ対が検出される場合、及び、（２
）ＳＩＭＭの存在が検出されたＳＩＭＭ対が、ＳＩＭＭ
の検出されなかったＳＩＭＭ対に後続する場合に生じる
。

【００６１】エラーが生じると、マイクロコンピュータ
スクリーンに、エラーコードと、状態機械がエラーに遭
遇したＳＩＭＭスロットを表わす数が、ユーザに対して
表示される。構成エラーを補正するためにとるべきステ
ップは、ユーザに任される。

【００６２】もちろん、本発明は、望ましい実施例に限
定されるものではなく、以上の例は、単に説明のための
ものにすぎない。従って、本発明の範囲は、以上の図や
本文に基づいて、定義された、下記のクレームに従って
解釈するのが望ましい。

【００６３】

【発明の効果】以上のように、本発明によれば、ハード
ウェアを利用して、自動的にシステムメモリの構成を確
かめて、この情報をメモリ制御器を伝えることが可能で
ある。従って、ＢＩＯＳ及びユーザは、もはやこの構成
情報を確かめる重荷を負わなくても済む。さらに、本発
明によれば、システムメモリ構成を検索し、該構成が、
あらかじめ選択された許容可能な構成によるものである
ことを確認することが可能である。

【図面の簡単な説明】

【図１】本発明の高レベルのブロック図である。

【図２】マイクロプロセッサ２０２及びシステムメモリ
１１０を備えた、本発明の

【実施例】を示すブロック図である。

【図３】システムメモリ構成を決定して、それを予選択
された数の使用可能な構成と比較するための本発明に基
づく方法の高レベルブロック図である。

【図４】表１０の状態マシンの状態遷移図である。

【符号の説明】

１〜Ｎ…ＳＩＭＭ１’〜Ｎ’…存在検出出力１１０…システムメモリ１１２…メモリ制御器１１６…ＰＡＬ

Claims

【特許請求の範囲】

【請求項１】システムメモリ構成情報をメモリ制御器に
自動的に伝えるためのマイクロコンピュータで使用され
るシステムであって：（１）　システムメモリはＤＲＡＭを備えた従来のＳＩ
ＭＭから構成されて、前記ＳＩＭＭは使用外部ピンを備
え；（２）　前記メモリ制御器は前記システムメモリを
制御するように接続され；（３）　ＰＡＬは、前記未使用外部ピンに接続され、さ
らに前記メモリ制御器に接続されて、全てのシステムメ
モリ構成情報を前記メモリ制御器に伝えることと；から
成ることを特徴とするシステム。