JPH03136356A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03136356A
JPH03136356A JP27384689A JP27384689A JPH03136356A JP H03136356 A JPH03136356 A JP H03136356A JP 27384689 A JP27384689 A JP 27384689A JP 27384689 A JP27384689 A JP 27384689A JP H03136356 A JPH03136356 A JP H03136356A
Authority
JP
Japan
Prior art keywords
lead
leads
resin
semiconductor device
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27384689A
Other languages
English (en)
Inventor
Yoshiaki Sano
義昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27384689A priority Critical patent/JPH03136356A/ja
Publication of JPH03136356A publication Critical patent/JPH03136356A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 表面実装等に用いる電力用半導体装置の改良に関し、 製作が容易で安価であることを目的とし、半導体チップ
を搭載し、該半導体チップと電気的に接続された第１の
リードと、該半導体チップと細線を介して電気的に接続
された第２及び第３のリードを有する樹脂封止した半導
体装置において、前記第１のリードが該半導体チップの
搭載面と対向する封止樹脂面へ折り返されているように
構成する。
〔産業上の利用分野〕
本発明は表面実装等に用いる電力用半導体装置（パワー
トランジスタ等）の改良に関する。
〔従来の技術〕
表面実装に用いる電力用半導体装置は複数あるがそれら
はリード（電極端子）の一つを直接放熱基板へ接続して
使用される。従って第５図に示すように複数のリード１
〜３のうち、半導体チップ４を搭載したリード３を封止
樹脂５の背面に露出させる必要がある。これを実現する
ために従来は第６図に示すような方法を採っている。即
ち第６図（ａ）は予めリード３にＵ字状部分ができるよ
うに折曲形成しておき、チップ４の搭載、チップ電極と
リード１．２との間の細礫６による配線後、リード３の
Ｕ字状の底部が露出するように樹脂５にて封止する方法
、同図（ｂ）はリード３にブロック７を融着させ、（ａ
）と同様に樹脂封止したもの、同図（Ｃ）はり−ド３に
異形材を使用しくｂ）と同様に樹脂封止したものである
。
〔発明が解決しようとする課題〕
上記従来方式ではリードフレームの製作、製作後の取扱
い及びコスト的に問題がある。即ち、第６図（ａ）〜（
Ｃ）の方式では、モールド樹脂封止において、樹脂５の
背面へ電極を露出させる場合、露出させた部分に薄いパ
リができ易く、実装時の半田ぬれ性を悪くする。このた
めパリの除去のための余分な工数が必要となる。また（
ｂ）及び（Ｃ）の如くブロック７を融着したり異形材を
使用することもコストアップの一因となる。
本発明上記従来の問題点に鑑み、製作が容易で安価な半
導体装置を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために本発明の半導体装置では、半
導体チップ４を搭載し、該半導体チップ４と電気的に接
続された第１のり−ド３と、該半導体チップ４と細線を
介して電気的に接続された第２及び第３のリード１．２
を有する樹脂封止した半導体装置において、前記第１の
り−ド３が該半導体チップ４の搭載面と対向する封止樹
脂面へ折り返されていることを特徴とする。
〔作　用〕
本発明は半導体チップ４を搭載したリードフレーム９を
樹脂モールドするとき、該リードフレーム９の全べての
リード１．２．３は同一平面にあるため、リード部分に
パリが発生することはない。
また放熱を兼ねたリード３のみ封止樹脂５の背後に折り
返すので、その作業は極めて容易である。
〔実施例〕
第１図は本発明の実施例を示す図であり、（ａ）は斜視
図、（ｂ）はａ図のｂ−ｂ線における断面図、（Ｃ）は
ａ図のｃ−ｃ線における断面図である。
本実施例は同図に示すように半導体素子４を搭載した放
熱用を兼ねたリード３と、該リード３とは切り放され且
つ半導体素子４の電極とワイヤ６で接続されたリード１
．２が樹脂５にてモールドされ、該封止樹脂５から出て
いる放熱用を兼ねたリード３が該封止樹脂５の背面に１
８０°折り返されている。なお、放熱を兼ねたリード３
としては、■Ｔｒの場合のエミッタ接地のときはエミッ
タ、コレクタ接地のときはコレクタの各リードが適用さ
れ、■ＦＥＴの場合のソース接地のときはソース、ドレ
イン接地のときはドレインの各リードが適用される。
本実施例は次のようにして作成される。先ず第２図（ａ
）に示すように放熱を兼ねたり−ド３と該リード３と切
り離された２つのリード１，２が枠状のタイバー８で接
続されたリードフレーム９を用意し、該リードフレーム
９の放熱用を兼ねたリード３へ半導体素子４を搭載し、
その電極と各リードト２・３間をワイヤ６でボンディン
グ接続する。次に第２図（ｂ）示すようなモールド型１
０．１０’を用いて半導体素子４及び各リード１゜２．
３の一部を含んで樹脂５でモールドする。この際各すｔ
−ド１，２．３が同一平面にあるのでパリは出ない。次
いで、タイバ８を各リードト２゜３から切断除去した後
、放熱用を兼ねたリード３を第１図に示したように両側
から向い合うように１８０°折り曲げて樹脂背面に接す
る程度に平行にして完成する。
このように構成された本実施例は、第３図に示すように
して用いられる。
同図において１１はプリント回路板、１２は該プリント
回路板に接着剤１３で接着された金属の放熱基板である
。本実施例の半導体装置１３は、そのリード１．２がプ
リント回路板１１の回路電極１４に半田付けされ、放熱
用を兼ねたリード３は半田等の熱伝導の良い接合材１５
で放熱基板１２に接合される。
従って放熱性は確保される。
以上の本実施例において、放熱用を兼ねたり−ド３の折
り曲げ前は第４図（ａ）に示すように各リード１，２．
３は放射状に延びているが、第４図（ｂ）のように封止
樹脂５の一辺より出ていても、又第４図（Ｃ）に示すよ
うに放熱用を兼ねた電極３′を片側より折り曲げても効
果は同じである。つまり放熱を必要とするリード３を放
熱基板へ、又信号を伝達する他のリード１．２のそれぞ
れが最短距離でプリント回路板へ接続される構造となり
、熱的電気的（特に高周波）特性の向上も得られる。
〔発明の効果〕
以上説明した様に本発明によれば、リードフレームは同
一板厚（平板）を使用するため、安価であり、組立も容
易である。また放熱用を兼ねたリードには樹脂モールド
時のパリの発生はなく、メツキ面が露出しているため特
性測定時のプローブの電気的接続が良く安定した特性が
得られ、また実装時の半田ぬれ性が良い等の効果がある
。
【図面の簡単な説明】
第１図は本発明の実施例を示す図、 第２図は本発明の実施例の作成手順を説明するための図
、 第３図は本発明の使用状態を示す図、 第４図は本発・明の他の実施例を示す図、第５図は従来
の電力用半導体装置を示す図、第６図は従来の電力用半
導体装置の放熱構造を示す図である。 図において、 １．２はリード、 ３は放熱用を兼ねたリード、 ４は半導体素子、 ５は樹脂、 ６はワイヤ、 ８はタイバー ９はリードフレーム、 １０．１０’はモールド型、 を示す。 （（１）斜視図 本発明の実施例を示す図 第１図 ６・・・ワイヤ 杢発明の実施例の作成手順を説明するための図第２図 （Ｃ１） 正面図 本発明の実施例の使用状態を示す図 第３図 （ｃ） 本発明の他の実施例を示す図 弗 図

Claims (1)

    【特許請求の範囲】
  1. １、半導体チップ（４）を搭載し、該半導体チップ（４
    ）と電気的に接続された第１のリード（３）と、該半導
    体チップ（４）と細線を介して電気的に接続された第２
    及び第３のリード（１、２）を有する樹脂封止した半導
    体装置において、前記第１のリード（３）が該半導体チ
    ップ（４）の搭載面と対向する封止樹脂面へ折り返され
    ていることを特徴とする半導体装置。
JP27384689A 1989-10-23 1989-10-23 半導体装置 Pending JPH03136356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27384689A JPH03136356A (ja) 1989-10-23 1989-10-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27384689A JPH03136356A (ja) 1989-10-23 1989-10-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH03136356A true JPH03136356A (ja) 1991-06-11

Family

ID=17533364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27384689A Pending JPH03136356A (ja) 1989-10-23 1989-10-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH03136356A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572065A (en) * 1992-06-26 1996-11-05 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package
US5783464A (en) * 1992-06-26 1998-07-21 Staktek Corporation Method of forming a hermetically sealed circuit lead-on package
JP2006094398A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Works Ltd 圧力波発生装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572065A (en) * 1992-06-26 1996-11-05 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package
US5783464A (en) * 1992-06-26 1998-07-21 Staktek Corporation Method of forming a hermetically sealed circuit lead-on package
JP2006094398A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Works Ltd 圧力波発生装置
JP4525273B2 (ja) * 2004-09-27 2010-08-18 パナソニック電工株式会社 圧力波発生装置

Similar Documents

Publication Publication Date Title
JP3146452B2 (ja) 面実装型ｌｅｄ素子及びその製造方法
JPH0448767A (ja) 樹脂封止型半導体装置
US5844779A (en) Semiconductor package, and semiconductor device using the same
JP2004207275A (ja) 回路装置およびその製造方法
JPH03136356A (ja) 半導体装置
JP2003124262A5 (ja)
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP2001035961A (ja) 半導体装置及びその製造方法
JPS59208755A (ja) 半導体装置のパツケ−ジ及びその製造方法
JPH0661372A (ja) ハイブリッドｉｃ
JP2564771B2 (ja) 放熱板付き半導体装置及びその製造方法
JPH05166979A (ja) 半導体装置及びその製造方法
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JPH09214002A (ja) 表面実装型ｌｅｄ素子及びその製造方法
JPH03238852A (ja) モールド型半導体集積回路
JPH05343610A (ja) 混成集積回路装置
JPS63284831A (ja) 混成集積回路の製造方法
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JPS6217382B2 (ja)
JPS5931862B2 (ja) 半導体装置
JP2536568B2 (ja) リ―ドフレ―ム
JPH07249708A (ja) 半導体装置及びその実装構造
JPS5844636Y2 (ja) 混成集積回路装置
JP2577640Y2 (ja) リ−ドフレ−ム
JP2504262Y2 (ja) 半導体モジュ―ル