JPH0313534B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に形成された超小形の
振動検出装置に関するものである。

〔従来技術〕

最近、半導体基板上に形成された超小形の半導
体振動検出装置が開発されている。

この半導体振動検出装置は、エツチング等の薄
膜技術を用いて、半導体基板上に形成されるもの
であり、片持梁の共振周波数を検出することによ
つて振動を検出するように構成されている。

この半導体振動検出装置は、上記のように薄膜
技術を用いて形成されるため、例えば振動部分の
長さが数百μｍ程度、厚さが数μｍ程度、チツプ
全体の大きさが数mm角程度と極めて小形に形成す
ることが出来、また集積回路で他の素子と同一基
板上に形成することも出来るという優れた特徴が
ある。

上記のごとき、半導体振動検出装置としては、
例えば特許願昭和57年148874号（特開昭59−
38621号）または特許願昭和58年163270号（特開
昭60−55655号）に記載されたものがある。

第２図は上記の半導体振動検出装置の断面図で
ある。

第２図において、１はｎ形シリコン基板、２は
P⁺拡散領域、３はフイールド酸化膜、４および
４′はＡ配線層、５はボロンを高濃度にドープ
した多結晶シリコンの片持梁、６はPSG保護膜、
７はエツチングストツパ用の窒化シリコン膜であ
る。

上記の高濃度のボロンは、エツチングストツパ
として働くと同時に、片持梁５を導電性にして、
電極として機能させる作用を有している。

第２図の装置においては、p⁺拡散領域２と片
持梁５とが微小な空間を隔てて対向した形となつ
ており、この間に静電容量が生じる。

そして、片持梁５が振動すると、上記の静電容
量が変化し、この容量変化分を固定容量との分圧
によつて電圧として取出すことにより、振動を検
出することが出来る。

〔発明が解決しようとする問題点〕

上記のごとき従来の半導体振動検出装置におい
ては、p⁺拡散領域２と片持梁５とによつて形成
される微小な静電容量（1pF以下）が振動電圧の
信号源となるため、信号源インピーダンスが極め
て高くなり、そのためノイズが混入しやすいの
で、ノイズの多い環境ではＳ／Ｎ比が悪くなると
いう問題がある。

また、容量性の信号源であるため、出力電圧の
直流レベルの制御が難しく、また増幅する場合に
は、増幅器との間にカツプリング・コンデンサが
必要になるので、半導体基板上の占有面積が大き
くなり、コストが上昇するという問題もある。

上記の問題を解決するため、第３図に示すごと
く、多結晶シリコンの片持梁に抵抗領域を形成
し、該抵抗のエピゾ抵抗効果によつて振動を検出
する装置が考えられる。

第３図において、Ａは平面図、Ｂは断面図であ
り、４ａと４ｂはＡ配線層、８は多結晶シリコ
ンの片持梁、８ａは高濃度にボロンがドープされ
たp⁺領域、８ｂは低濃度にボロンがドープされ
た抵抗領域、８ｃは非ドープ領域、８ｄは高濃度
にボロンがドープされた接続領域であり、その他
第２図と同符号は同一物を示す。

上記のように第３図の装置においては、片持梁
８の周辺部にエツチングストツパとなるp⁺領域
８ａが形成されており、また片持梁８の支持部付
近には略Ｕ字形の抵抗領域８ｂが形成されてい
る。

この抵抗領域８ｂの両端は、接続領域８ｄを介
してそれぞれＡ配線４ａ，４ｂに接続されてお
り、このＡ配線４ａ，４ｂによつて外部へ接続
される。

上記の構成において、振動が印加されると、片
持梁８の支持部には応力が生じ、この応力によつ
て略Ｕ字形の抵抗領域８ｂにはピエゾ抵抗効果に
よる抵抗値の変化が生じるので、この抵抗値の変
化を検出することによつて印加された振動を検出
することが出来る。

上記のごとく、第３図の装置においては、第２
図に示した容量検出方式とほぼ同様な製造工程に
よつてピエゾ抵抗を備えた片持梁を形成すること
が出来るので、信号源インピーダンスが小さく、
雑音を捨いにくい半導体振動検出装置を実現する
ことが出来る。

しかし、上記の第３図の装置においては、片持
梁を多結晶シリコンで形成しているので、抵抗領
域に異方性がなく、したがつて、応力に対て垂直
な抵抗と平行な抵抗の変化分が同じになる。

そのため、多結晶シリコンを用いた圧力センサ
のように、フルブリツジ回路の構成をとることが
出来ず、感度、精度共にフルブリツジ回路の構成
に対して劣るという問題があつた。

本発明は上記のごとき問題を解決することを目
的とするものである。

〔問題を解決するための手段〕

上記の目的を達成するため、本発明において
は、第１の抵抗領域を形成された薄い第１の多結
晶シリコン層と、該第１の多結晶シリコン層に遠
い方の表面近傍に第２の抵抗領域を形成された厚
い第２の多結晶シリコン層との積層構造によつ
て、片持梁を形成し、該片持梁の振動に対して第
１の抵抗領域と第２の抵抗領域とに符号が反対の
応力が印加されるように構成することにより、上
記の２つの抵抗領域を用いて、フルブリツジ回路
を構成することが出来るようにしている。

〔発明の実施例〕

第１図は本発明の一実施例図であり、Ａは平面
図、ＢはＡの破線で囲んだ部分１０の拡大断面図
を示す。

第１図において、１１および１２はエツチング
ストツパとなる窒化シリコン（Si₃N₄）膜、１３
は薄い第１の多結晶シリコン層、１４は厚い第２
の多結晶シリコン層、１５は第１の多結晶シリコ
ン層１３内に形成された第１の抵抗領域、１６は
第２の多結晶シリコン層１４内に形成された第２
の抵抗領域、１７は高濃度にボロンがドープされ
たp⁺領域、１８は素子分離のための非ドープ領
域、１９は高濃度にボロンがドープされた接続領
域であり、上記の１１〜１９によつて片持梁２０
が形成されている。

また第１の抵抗領域１５と第２の抵抗領域１６
とは共に略Ｕ字形をしており、片持梁２０の支持
部付近に形成されている。

そして、略Ｕ字形の一片は各々が重なり合つた
位置に形成されており、Ａ配線層２１ｂに共通
に接続されている。

また第２の抵抗領域１６は、第２の多結晶シリ
コン１４内において第１の多結晶シリコン１３か
ら遠い方の表面近傍に形成されている。

次に、第４図に基づいて製造工程を説明する。

まず第４図のＡにおいて、シリコン基板１を熱
酸化し、厚さ7000Å程度のフイールド酸化膜３を
形成する。

次に、減圧CVD法により、多結晶シリコンを
約1μｍの厚さにデポジシヨンし、パターニング
することによつてスペーサ２２を形成する。

次にＢにおいて、減圧CVD法により窒化シリ
コン膜１１を厚さ400Å、多結晶シリコン膜１３
を厚さ1000Å、Si₃N₄膜２３を厚さ350Åの順に
デポジシヨンする。

次にＣにおいて、レジスト２４を塗布してパタ
ーニングした後、多結晶シリコン膜１３に
30KeVで10¹⁴〜10¹⁵／cm²にB⁺をイオン注入する。

これによつて第１の抵抗領域１５が形成され
る。

次にＤにおいて、Si₃N₄膜２３及びレジスト２
４を除去し、再び減圧CVD法によつて多結晶シ
リコン層１４を厚さ9000Å、Si₃N₄膜２５を厚さ
350Åデポジシヨンする。

そして、レジスト２６を塗布してパターニング
し、多結晶シリコン層１４に30KeVで10¹⁴〜
10¹⁵／cm²にB⁺をイオン注入する。

これによつて第２の抵抗領域１６が形成され
る。

次にＥにおいて、Si₃N₄膜２５およびレジスト
２６を除去し、常圧CVD法によつてSiO₂膜２７
を厚さ約5000Åにデポジシヨンし、ボロンを高濃
度にドープする領域の上だけエツチングによつて
取除く。

次にBBr₃を1050℃で30分間デポジシヨンし、
高濃度にボロンをドープしたp⁺領域１７を形成
する。

なおこの領域はエツチングストツパとして作用
する。

この際のシート抵抗は、10〜15Ωとなる。

次にＦにおいて、SiO₂膜２７をエツチングで
取除き、再び減圧CVD法で窒化シリコン膜１２
を厚さ500Å形成する。

次にＧにおいて、再びレジスト（図示せず）を
塗布し、片持梁のパターニングを行なう。

そして、CF₄のドライエツチングによつて、片
持梁以外の部分を取除き、その後、レジストを除
去して片持梁を形成する。

次にＨにおいて、窒化シリコン膜１２の上にコ
ンタクト用の孔をドライエツチングによつて開
け、Ａを約1.3μｍの厚さで全面に蒸着し、パタ
ーニングを行なう。

さらに、PSG保護膜６を約1μｍの厚さにデポ
ジシヨンし、パツドの部分及び片持梁の部分をエ
ツチングによつて取除く。

その後、エチレンジアミン・ピロカテコールの
エツチング液によつて、多結晶シリコンのスペー
サ２２をエツチングで取除き、片持梁を完成す
る。

なおこの際、片持梁は上面及び下面が窒化シリ
コン層１１及び１２で覆われ、また側面はボロン
が高濃度にドープされたp⁺領域で保護され、さ
らに、取付部はPSG保護膜６で覆われているた
め、エツチングされない。

次に作用を説明する。

第４図のような製造工程で形成された半導体装
置においては、第１の抵抗領域１５は片持梁の下
面から深さ900Å程度のところを中心として形成
され、また第２の抵抗領域１６は片持梁の上面か
ら深さ900Å程度のところを中心として形成され
る。

すなわち、片持梁の上面から第２の抵抗領域１
６までの深さと、下面から第１の抵抗領域１５ま
での深さとは等しい値になる。

そして片持梁が振動した際に、片持梁の支持部
の上面が伸長したときには上面は圧縮される。

したがつて、片持梁の振動に対して第１の抵抗
領域１５と第２の抵抗領域１６とには、大きさが
等しく符号が反対の応力が印加されることにな
る。

例えば、片持梁の長さを500μm、厚さを1μmと
すると、1Gの加速度を印加したときに片持梁の
支持部には１〜２×10⁴ダイン／cm²の応力が生ず
る。

したがつて、上記のように構成した場合には、
10Vの電源電圧に対して加速度10G当り10ｍＶ以
上の出力が得られることになり、感度が大幅に向
上するとともに、片持梁の偏位に対して逆方向の
出力特性を示す抵抗が得られるので、フルブリツ
ジ回路を形成することが出来、精度を大幅に改善
することが出来る。

なお上記の説明においては、ボロンのイオン注
入によつて形成するピエゾ抵抗について説明した
が、リンやヒ素のイオン注入によつてピエゾ抵抗
を形成成することも出来る。

〔発明の効果〕

以上説明したごとく本発明においては、片持梁
を多結晶シリコンの積層された多層構造とし、そ
れぞれに抵抗領域を設けるように形成しているの
で、片持梁の偏位に対して抵抗変化が逆方向とな
る２つの抵抗を形成することが出来る。そのため
フルブリツジ回路を構成することが出来、感度が
２倍になると同時に精度を大幅に改善することが
出来るという効果がある。

またピエゾ抵抗方式を用いているため、信号源
インピーダンスが数ｋΩと非常に低い値になるの
で、容量検出方式に比べて雑音を捨いにくい半導
体振動検出装置を実現することが出来、自動車の
エンジンルーム内のようなノイズの多い環境でも
Ｓ／Ｎ比の良い振動検出を行なうことが可能とな
る。

【図面の簡単な説明】

第１図は本発明の一実施例図、第２図及び第３
図はそれぞれ従来装置の一例図、第４図は本発明
の製造工程図である。 符号の説明、１……ｎ形シリコン基板、３……
フイールド酸化膜、６……PSG保護膜、１１，
１２……窒化シリコン膜、１３……第１の多結晶
シリコン層、１４……第２の多結晶シリコン層、
１５……第１の抵抗領域、１６……第２の抵抗領
域、１７……p⁺領域、１８……非ドープ領域、
１９……接続領域、２０……片持梁、２１ａ〜２
１ｃ……Ａ配線層。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板上に形成され、一端を支持された
   片持梁を有する半導体振動分析装置において、上
   記片持梁が、所定個所に所定形状の第１の抵抗領
   域を形成された薄い第１の多結晶シリコン層と、
   該第１の多結晶シリコン層に遠い方の表面近傍の
   所定個所に所定形状の第２の抵抗領域を形成され
   た厚い第２の多結晶シリコン層とが積層され、か
   つその積層された第１、第２の多結晶シリコン層
   の両外面に窒化シリコン層が形成された積層構造
   からなり、また上記第１および第２の抵抗領域を
   用いてブリツジ回路を構成し、上記片持梁の偏位
   に応じて上記抵抗領域に生じる抵抗値の変化をブ
   リツジ回路で検出することによつて振動を検出す
   ることを特徴とする半導体振動検出装置。