JPH03133159A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JPH03133159A JPH03133159A JP1271396A JP27139689A JPH03133159A JP H03133159 A JPH03133159 A JP H03133159A JP 1271396 A JP1271396 A JP 1271396A JP 27139689 A JP27139689 A JP 27139689A JP H03133159 A JPH03133159 A JP H03133159A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- corner
- ceramic base
- ceramic package
- beveling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000013459 approach Methods 0.000 abstract 1
- 230000035939 shock Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005336 cracking Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はセラミックパッケージに関し、特にクラック発
生を防止しうるセラミックパッケージに関する。
生を防止しうるセラミックパッケージに関する。
（従来の技術）
半導体素子等を収納するパッケージとして、ベースなど
にセラミックからなる基体（以下セラミックベースとい
う）を用いたセラミックパッケージがある。
にセラミックからなる基体（以下セラミックベースとい
う）を用いたセラミックパッケージがある。
一般にセラミックは圧縮応力には強いが引張応力には弱
いことが知られている。
いことが知られている。
上記のセラミックパッケージは、収納時、あるいは半導
体素子搭載時等には、複数個、レール等の案内部を備え
た収納部に収納され、該収納部から１個ずつ取り出され
て所定の加工工程に流される。収納部内ではセラミック
パッケージが順送りされて搬送されるが、その際、案内
部とセラミックパッケージとの間には搬送の必要性から
所定の隙間（遊び）が必要であるため、セラミックパッ
ケージはその遊びの範囲内で横振れし、そのため前後の
セラミックパッケージ同士がぶつかり合って、特にセラ
ミックベースの角部に欠けやクランクが生じ易い。
体素子搭載時等には、複数個、レール等の案内部を備え
た収納部に収納され、該収納部から１個ずつ取り出され
て所定の加工工程に流される。収納部内ではセラミック
パッケージが順送りされて搬送されるが、その際、案内
部とセラミックパッケージとの間には搬送の必要性から
所定の隙間（遊び）が必要であるため、セラミックパッ
ケージはその遊びの範囲内で横振れし、そのため前後の
セラミックパッケージ同士がぶつかり合って、特にセラ
ミックベースの角部に欠けやクランクが生じ易い。
このような欠けやクラックを防止するために、第９図に
示すようにセラミックベースのコーナー部、辺部に面取
りを施して、応力集中を極力避けるようにしている。
示すようにセラミックベースのコーナー部、辺部に面取
りを施して、応力集中を極力避けるようにしている。
（発明が解決しようとする課題）
上記のように面取りを施すことによって、コーナ一部の
欠けは防止することができたが、クランクの発生は完全
には防止できなかった。
欠けは防止することができたが、クランクの発生は完全
には防止できなかった。
発明者が観察したところ、クラック発生個所は、面取り
を施すことによって形成された新たな角部からではなく
、第９図に示すように、角部よりも内方の部位から発生
する例が多い。特に積層タイプのセラミックパッケージ
では、上下の導通パターンを接続するための導体を充填
したビア（Ｖｉａ）１０が設けられていて、クランクは
この強度的に弱いビアに向けて、ビアに近いパッケージ
端縁から走っているのが認められた。
を施すことによって形成された新たな角部からではなく
、第９図に示すように、角部よりも内方の部位から発生
する例が多い。特に積層タイプのセラミックパッケージ
では、上下の導通パターンを接続するための導体を充填
したビア（Ｖｉａ）１０が設けられていて、クランクは
この強度的に弱いビアに向けて、ビアに近いパッケージ
端縁から走っているのが認められた。
このような大きなりラックが生じると、ビア近傍の配線
パターンに断線が生じるなど重大な問題となる。
パターンに断線が生じるなど重大な問題となる。
本発明は上記問題点を解消すべくなされたものであり、
その目的とするところはクランクの発生を有効に防止し
得るセラミックパッケージを提供するにある。
その目的とするところはクランクの発生を有効に防止し
得るセラミックパッケージを提供するにある。
（課題を解決するための手段）
上記目的による本発明では、セラミックベースを用いて
半導体素子等の電子部品を収納するセラミックパッケー
ジにおいて、平面形状が矩形状をなす前記セラミックベ
ースの隣接する側壁面が形成する各コー°ナ一部に、第
１の面取り部と、この第１の面取り部の両側に位置して
セラミックベースの側壁面に至る第２の面取り部とを形
成したことを特徴としている。
半導体素子等の電子部品を収納するセラミックパッケー
ジにおいて、平面形状が矩形状をなす前記セラミックベ
ースの隣接する側壁面が形成する各コー°ナ一部に、第
１の面取り部と、この第１の面取り部の両側に位置して
セラミックベースの側壁面に至る第２の面取り部とを形
成したことを特徴としている。
第２の面取り部とセラミックベース側壁面とで形成され
る角部の位置が、セラミックベースに設けられているビ
アのうち前記角部が存在する側のセラミックベース辺側
の所定の２つのビア間にあるようにするのが好適である
。
る角部の位置が、セラミックベースに設けられているビ
アのうち前記角部が存在する側のセラミックベース辺側
の所定の２つのビア間にあるようにするのが好適である
。
前記第２の面取り部とセラミックベース側壁面とで形成
する角部の角の補角が、セラミックパッケージが収納さ
れる収納部でのセラミックパッケージの振れ角と同一も
しくはこれより若干大きいように設定するとよい。
する角部の角の補角が、セラミックパッケージが収納さ
れる収納部でのセラミックパッケージの振れ角と同一も
しくはこれより若干大きいように設定するとよい。
（作用）
セラミックベースのコーナ一部に、第１の面取り部とこ
の第１の面取り部の両側に位置する第２の面取り部とを
形成したので、第２の面取り部とセラミックベース側壁
面とで形成する角部がセラミックベースの辺の中央側に
寄り、他の部材と衝突してバウンドする際の回転モーメ
ントが軽減され、他側の角部が２次衝突する際の衝撃を
大幅に軽減できること、また、第１、第２の面取り部を
設けることによって、上記角部の角度を大きな鈍角に形
成でき、応力集中が緩和されることにより、クラック発
生を有効に防止できる。
の第１の面取り部の両側に位置する第２の面取り部とを
形成したので、第２の面取り部とセラミックベース側壁
面とで形成する角部がセラミックベースの辺の中央側に
寄り、他の部材と衝突してバウンドする際の回転モーメ
ントが軽減され、他側の角部が２次衝突する際の衝撃を
大幅に軽減できること、また、第１、第２の面取り部を
設けることによって、上記角部の角度を大きな鈍角に形
成でき、応力集中が緩和されることにより、クラック発
生を有効に防止できる。
また、上記角部の位置をビアとビアとの間に位置するよ
うにすることで、角部とビアとの距離が遠くなり、強度
的に弱いビアに向けてのクランクの発生も防止できるよ
うになり、配線パターンの断線を防止できる。
うにすることで、角部とビアとの距離が遠くなり、強度
的に弱いビアに向けてのクランクの発生も防止できるよ
うになり、配線パターンの断線を防止できる。
（実施例）
以下では本発明の好適な実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
発明者はまず、クラック発生のメカニズムを検討してみ
た。
た。
そのために、第１図に示す装置を用い、セラミックパッ
ケージ２０を傾斜レール２１に沿わせて滑落させ、スト
ッパ２２に衝突させ、この状態を高速ビデオテープに撮
ってクラック発生のメカニズムを探求した。
ケージ２０を傾斜レール２１に沿わせて滑落させ、スト
ッパ２２に衝突させ、この状態を高速ビデオテープに撮
ってクラック発生のメカニズムを探求した。
その結果、第２図に示すようにセラミックパッケージ２
０は通常ストッパ２２面に対して多少なりとも傾斜した
姿勢で落下し、面取りを施した際に形成された新たな角
部でストッパ２２に衝突しく同図（ｂ））、バウンドし
たのち（同図（Ｃ））反対側の角部でストッパ２２に再
度衝突する。調べてみるとクランクの発生は同図（ｂ）
の最初の衝突時ではなく、２回目の衝突時に発生するこ
とがわかった。この理由は、最初の衝突時には、セラミ
ックパッケージ２０はレール２１から滑落してくる際の
そのままの姿勢でストッパ２２に衝突するだけであるの
で、セラミックパッケージ２゜には圧縮応力が加わるの
みでクラックが発生しないと考えられる。しかし、２回
目の衝突時には、最初の衝突による反力によりバウンド
する際、最初の衝突個所（角部）を中心とする図の矢印
方向への大きな回転モーメントが作用し、反対側の角部
が大きな回転エネルギー（セラミックは重量も大きい）
をもってストッパ２２に打ちつけられることとなり、ち
ょうど細長い棒を、その一端を把持して他端側を浅い角
度で平坦面にぶつけたのと同じような状態となり、セラ
ミックパッケージ２Ｏの衝突面に大きな引張応力が加わ
り、その結果２回目の衝突時にクランクが発生すること
が判明した。
０は通常ストッパ２２面に対して多少なりとも傾斜した
姿勢で落下し、面取りを施した際に形成された新たな角
部でストッパ２２に衝突しく同図（ｂ））、バウンドし
たのち（同図（Ｃ））反対側の角部でストッパ２２に再
度衝突する。調べてみるとクランクの発生は同図（ｂ）
の最初の衝突時ではなく、２回目の衝突時に発生するこ
とがわかった。この理由は、最初の衝突時には、セラミ
ックパッケージ２０はレール２１から滑落してくる際の
そのままの姿勢でストッパ２２に衝突するだけであるの
で、セラミックパッケージ２゜には圧縮応力が加わるの
みでクラックが発生しないと考えられる。しかし、２回
目の衝突時には、最初の衝突による反力によりバウンド
する際、最初の衝突個所（角部）を中心とする図の矢印
方向への大きな回転モーメントが作用し、反対側の角部
が大きな回転エネルギー（セラミックは重量も大きい）
をもってストッパ２２に打ちつけられることとなり、ち
ょうど細長い棒を、その一端を把持して他端側を浅い角
度で平坦面にぶつけたのと同じような状態となり、セラ
ミックパッケージ２Ｏの衝突面に大きな引張応力が加わ
り、その結果２回目の衝突時にクランクが発生すること
が判明した。
発明者は上記知見の下に本発明を完成した。
第３図は本発明に従うセラミックパッケージ２０の一実
施例を示す。
施例を示す。
本実施例では、コーナ一部にほぼ従来の面取り部（第１
面取り部２３）に加えてその両側に第２の面取り部２４
．２４を形成する。この第２の面取り部２４は平面もし
くは凹面とする。
面取り部２３）に加えてその両側に第２の面取り部２４
．２４を形成する。この第２の面取り部２４は平面もし
くは凹面とする。
第２の面取り部２４とパッケージ側壁面とで形成される
新たな角部２５は、コーナ一部のとア２６ａとその隣接
するビア２６ｂとの間の図の１点鎖線で示す領域Ａ内に
位置している。いずれにしても、上記角部２５を、セラ
ミックベース２０に設けられているビアのうち、角部２
５が存在する側のセラミックベースの辺に近い所定の２
つのビア間となるようにしてビアから遠ざかる位置に設
定するのが好ましい。
新たな角部２５は、コーナ一部のとア２６ａとその隣接
するビア２６ｂとの間の図の１点鎖線で示す領域Ａ内に
位置している。いずれにしても、上記角部２５を、セラ
ミックベース２０に設けられているビアのうち、角部２
５が存在する側のセラミックベースの辺に近い所定の２
つのビア間となるようにしてビアから遠ざかる位置に設
定するのが好ましい。
図では、セラミックパッケージ２０の１角部のみを示し
たが、他の３つの角部にも同じように第１および第２の
面取り部を形成する。
たが、他の３つの角部にも同じように第１および第２の
面取り部を形成する。
なお第１の面取り部２３の面形状は平坦面でも、アール
面でも、凹面でも、あるいは多角面でもよく、特に限定
されない。
面でも、凹面でも、あるいは多角面でもよく、特に限定
されない。
また第４図に示すように、コーナ一部の第１、第２の面
取り部に加えて辺の面取り部を設けてもよい。
取り部に加えて辺の面取り部を設けてもよい。
以上のように本実施例では、第１の面取り部２３の他に
、その両側に第２の面取り部２４を設けたので、他の部
材等と衝突する際、第５図に示すように、第１の衝突個
所（角部２５ａ）から第２の衝突個所（角部２５ｂ）ま
での距離Ｘが従来の角部２３ａから角部２３ｂまでの距
離Ｙよりも格段に短くなる。すなわち、本実施例の場合
、第１の衝突個所も、第２の衝突個所もセラミックパッ
ケージ２０の一辺のより内方側となる。これにより第１
の衝突の反力によるセラミックパッケージに加わる回転
モーメントが従来よりも小さくなり、回転エネルギーが
小さくなって、第２の衝突の際のＩｉ撃、またそれによ
る引張応力が従来よりも格段に小さくなった。これによ
り、第２の衝突によるクラックの発生を防止できるよう
になった。
、その両側に第２の面取り部２４を設けたので、他の部
材等と衝突する際、第５図に示すように、第１の衝突個
所（角部２５ａ）から第２の衝突個所（角部２５ｂ）ま
での距離Ｘが従来の角部２３ａから角部２３ｂまでの距
離Ｙよりも格段に短くなる。すなわち、本実施例の場合
、第１の衝突個所も、第２の衝突個所もセラミックパッ
ケージ２０の一辺のより内方側となる。これにより第１
の衝突の反力によるセラミックパッケージに加わる回転
モーメントが従来よりも小さくなり、回転エネルギーが
小さくなって、第２の衝突の際のＩｉ撃、またそれによ
る引張応力が従来よりも格段に小さくなった。これによ
り、第２の衝突によるクラックの発生を防止できるよう
になった。
また本実施例では第２の衝突個所となる角部２５ｂがビ
ア２６から遠くなっているので、ビア形成による強度的
弱点をもカバーでき、クラックの発生がより少なくなっ
た。
ア２６から遠くなっているので、ビア形成による強度的
弱点をもカバーでき、クラックの発生がより少なくなっ
た。
上記実施例から見る限り、角部２５ａ、２５ｂをできる
だけパッケージの辺の中央側に寄せればよいので、例え
ば第２の面取り部２４を形成するのではなく、第６図の
２点ｕ４線で示すように単に第１の面取り部２３を大き
くしてその角部をパッケージの辺の中央側に寄せればよ
いとも考えられる。しかしながらこの場合には、角部２
５の角度θ２が上記実施例の角部２５の角度θ１よりも
格段に大きくなってしまう。このため応力集中がそれだ
け大きくなり、クランク発注を防止することができなか
った。
だけパッケージの辺の中央側に寄せればよいので、例え
ば第２の面取り部２４を形成するのではなく、第６図の
２点ｕ４線で示すように単に第１の面取り部２３を大き
くしてその角部をパッケージの辺の中央側に寄せればよ
いとも考えられる。しかしながらこの場合には、角部２
５の角度θ２が上記実施例の角部２５の角度θ１よりも
格段に大きくなってしまう。このため応力集中がそれだ
け大きくなり、クランク発注を防止することができなか
った。
またそれならば面取り部を大きなアール面に形成して、
辺との接線となる部位を辺の中央側に寄せればよいとも
考えられるが、この場合には、第１の衝突個所がアール
面の中途部となったり、バウンドの仕方によってはパッ
ケージが大きく回り込み、第２の衝突個所がアール面の
中途部となって、第１の衝突個所と第２の衝突個所との
間の距離が大きくなり、やはりクランク発生が完全には
防止できなかった。
辺との接線となる部位を辺の中央側に寄せればよいとも
考えられるが、この場合には、第１の衝突個所がアール
面の中途部となったり、バウンドの仕方によってはパッ
ケージが大きく回り込み、第２の衝突個所がアール面の
中途部となって、第１の衝突個所と第２の衝突個所との
間の距離が大きくなり、やはりクランク発生が完全には
防止できなかった。
表１は、本実施例、大きなアール面の面取りを施した場
合、従来例の各セラミックパッケージの第１図に示す装
置でのクランク発生率を示す。
合、従来例の各セラミックパッケージの第１図に示す装
置でのクランク発生率を示す。
表 １
条件Ａ、Ｂは、滑落距離りをそれぞれ３Ｑｃｍ。
６０ｃｍとした場合である。斜面の斜度θは６０″′で
ある。またサンプルはビングリッドアレイタイプの半導
体装置用セラミックパッケージを用いた。
ある。またサンプルはビングリッドアレイタイプの半導
体装置用セラミックパッケージを用いた。
各サンプルの面取りの大きさを第７図（ａ）、（ｂ）、
（Ｃ）にそれぞれ示した。
（Ｃ）にそれぞれ示した。
これから明らかなように、本実施例ではクラックの発生
率が格段に減少していることがわかる。
率が格段に減少していることがわかる。
なお本実施例での、第１の面取り部２３は平坦面の場合
辺に対して約４５＠となるが、第２の面取り部２４０角
度は概ね次のようになる。
辺に対して約４５＠となるが、第２の面取り部２４０角
度は概ね次のようになる。
すなわち、半導体装置用セラミックパッケージのように
、例えば収納部内で１列に搬送されるような場合、角部
２５の補角θ３ （第６図）をパッケージの収納部内で
の振れの範囲よりも若干大きい角度とする。このように
することで、第８図に示すように、最初の衝突からバウ
ンドしたのち、回転して他端側が他の部材に衝突する際
、この第２の衝突個所は第２の面取り部２４全面か、あ
るいは角部２５となるからである。なお角部２３ａ（第
５図）で衝突するときは、角部２３ａの方が角部２５よ
りも鋭角であるので欠けもしくはクラックが発生しやす
いので、この角部２３ａでの衝突を避けるのである。
、例えば収納部内で１列に搬送されるような場合、角部
２５の補角θ３ （第６図）をパッケージの収納部内で
の振れの範囲よりも若干大きい角度とする。このように
することで、第８図に示すように、最初の衝突からバウ
ンドしたのち、回転して他端側が他の部材に衝突する際
、この第２の衝突個所は第２の面取り部２４全面か、あ
るいは角部２５となるからである。なお角部２３ａ（第
５図）で衝突するときは、角部２３ａの方が角部２５よ
りも鋭角であるので欠けもしくはクラックが発生しやす
いので、この角部２３ａでの衝突を避けるのである。
例えばセラミックパッケージ２０の収納部内の最大の振
れ角が２°であるときは、角部２５の角度は１７８°か
、これよりも若干小さい角度とするのがよい。
れ角が２°であるときは、角部２５の角度は１７８°か
、これよりも若干小さい角度とするのがよい。
なお、隣接するセラミックパッケージ２０も収納部内で
反対方向に振れている可能性があるので、安全率を見て
、角部２５の角度を１７６°もしくはこれよりも若干小
さい角度とするのが好ましい。
反対方向に振れている可能性があるので、安全率を見て
、角部２５の角度を１７６°もしくはこれよりも若干小
さい角度とするのが好ましい。
セラミックパッケージの種類は特に問われない。
例えば半導体素子を収納するピングリッドアレイタイプ
のパッケージ、チップキャリアタイプのパッケージなど
の他、各種電子部品を搭載するセラミック類の基板など
も本発明のセラミックパッケージに包含される。
のパッケージ、チップキャリアタイプのパッケージなど
の他、各種電子部品を搭載するセラミック類の基板など
も本発明のセラミックパッケージに包含される。
以上、本発明につき好適な実施例を挙げて種々説明した
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
（発明の効果）
以上のように本発明によれば、セラミックベースのコー
ナ一部に、第１の面取り部とこの第１の面取り部の両側
に位置する第２の面取り部とを形成したので、第２の面
取り部とセラ・ミックベース側壁面とで形成する角部が
セラミックベースの辺の中央側に寄り、他の部材と衝突
してバウンドする際の回転モーメントが軽減され、他側
の角部が２次衝突する際の衝撃を大幅に軽減できること
、また、第１、第２の面取り部を設けることによって、
上記角部の角度を大きな鈍角に形成でき、応力集中が緩
和されることにより、クランク発生を有効に防止できる
ようになった。
ナ一部に、第１の面取り部とこの第１の面取り部の両側
に位置する第２の面取り部とを形成したので、第２の面
取り部とセラ・ミックベース側壁面とで形成する角部が
セラミックベースの辺の中央側に寄り、他の部材と衝突
してバウンドする際の回転モーメントが軽減され、他側
の角部が２次衝突する際の衝撃を大幅に軽減できること
、また、第１、第２の面取り部を設けることによって、
上記角部の角度を大きな鈍角に形成でき、応力集中が緩
和されることにより、クランク発生を有効に防止できる
ようになった。
また、上記角部の位置をビアとビアとの間に位置するよ
うにすることで、角部とビヤとの距離が遠くなり、強度
的に弱いビアに向けてのクラックの発生も防止できるよ
うになり、配線パターンの断線を防止できるようになっ
た。
うにすることで、角部とビヤとの距離が遠くなり、強度
的に弱いビアに向けてのクラックの発生も防止できるよ
うになり、配線パターンの断線を防止できるようになっ
た。
第１図はセラミックパッケージを斜面に沿わせて滑落さ
せる状態を示す説明図、第２図はセラミツクパッケージ
がストッパに衝突してバウンドし、他端が再衝突する状
態を示した説明図である。 第３図は第２の面取り部を形成した一例を示したパッケ
ージの部分平面図、第４図はさらに辺の角部に面取りを
施した部分斜視図、第５図は角部と角部間の距離を示す
説明図、第６図は角部の角の大きさの説明図、第７図は
テストサンプルの面取り形状を示し、（ａ）は実施例の
、（ｂ）は大きなアール面とした場合の、（Ｃ）は従来
例のものを示す部分平面図、第８図はパッケージが収納
部内で横振れして２次衝突する際の説明図である。 第９図は従来の面取り形状とクシツクの発生状況を示す
説明図である。 ２０・・・セラミックパッケージ、 ２３・・・第１
の面取り部、 ４・・・第２の面取り部、２５・・・角
部、 ２６・・・ビア。 第 図 第 図 （＆） （ｂ） （Ｃ） （ｄ、１ （ｅ） （ｆ） 第 ６ 第 （ａ） （ｂ） 図 図 ＣＬ） 第 図
せる状態を示す説明図、第２図はセラミツクパッケージ
がストッパに衝突してバウンドし、他端が再衝突する状
態を示した説明図である。 第３図は第２の面取り部を形成した一例を示したパッケ
ージの部分平面図、第４図はさらに辺の角部に面取りを
施した部分斜視図、第５図は角部と角部間の距離を示す
説明図、第６図は角部の角の大きさの説明図、第７図は
テストサンプルの面取り形状を示し、（ａ）は実施例の
、（ｂ）は大きなアール面とした場合の、（Ｃ）は従来
例のものを示す部分平面図、第８図はパッケージが収納
部内で横振れして２次衝突する際の説明図である。 第９図は従来の面取り形状とクシツクの発生状況を示す
説明図である。 ２０・・・セラミックパッケージ、 ２３・・・第１
の面取り部、 ４・・・第２の面取り部、２５・・・角
部、 ２６・・・ビア。 第 図 第 図 （＆） （ｂ） （Ｃ） （ｄ、１ （ｅ） （ｆ） 第 ６ 第 （ａ） （ｂ） 図 図 ＣＬ） 第 図
Claims (1)
- 【特許請求の範囲】 １、セラミックベースを用いて半導体素子等の電子部品
を収納するセラミックパッケージにおいて、 平面形状が矩形状をなす前記セラミックベ ースの隣接する側壁面が形成する各コーナー部に、第１
の面取り部と、この第１の面取り部の両側に位置してセ
ラミックベースの側壁面に至る第２の面取り部とを形成
したことを特徴とするセラミックパッケージ。 ２、第２の面取り部とセラミックベース側壁面とで形成
される角部の位置が、セラミックベースに設けられてい
るビアのうち前記角部が存在する側のセラミックベース
辺側の所定の２つのビア間であることを特徴とする請求
項１記載のセラミックパッケージ。 ３、前記第２の面取り部とセラミックベース側壁面とで
形成する角部の角の補角が、セラミックパッケージが収
納される収納部でのセラミックパッケージの振れ角と同
一もしくはこれより若干大きいことを特徴とする請求項
１または２記載のセラミックパッケージ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271396A JP2746693B2 (ja) | 1989-10-18 | 1989-10-18 | セラミックパッケージ |
| KR1019900012001A KR930004243B1 (ko) | 1989-10-18 | 1990-08-06 | 세라믹 패키지 |
| DE69009928T DE69009928T2 (de) | 1989-10-18 | 1990-10-11 | Keramische Packung für eine Halbleiteranordnung. |
| EP90311126A EP0424024B1 (en) | 1989-10-18 | 1990-10-11 | Ceramic package for a semiconductor device |
| US07/598,360 US5084595A (en) | 1989-10-18 | 1990-10-15 | Ceramic base for a semiconductor device |
| SG164194A SG164194G (en) | 1989-10-18 | 1994-11-15 | Ceramic package for a semiconductor device |
| HK15995A HK15995A (en) | 1989-10-18 | 1995-02-06 | Ceramic package for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271396A JP2746693B2 (ja) | 1989-10-18 | 1989-10-18 | セラミックパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03133159A true JPH03133159A (ja) | 1991-06-06 |
| JP2746693B2 JP2746693B2 (ja) | 1998-05-06 |
Family
ID=17499480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1271396A Expired - Lifetime JP2746693B2 (ja) | 1989-10-18 | 1989-10-18 | セラミックパッケージ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5084595A (ja) |
| EP (1) | EP0424024B1 (ja) |
| JP (1) | JP2746693B2 (ja) |
| KR (1) | KR930004243B1 (ja) |
| DE (1) | DE69009928T2 (ja) |
| HK (1) | HK15995A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314040A (zh) * | 2023-05-24 | 2023-06-23 | 深圳和美精艺半导体科技股份有限公司 | 一种承载基板及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4007479A (en) * | 1976-03-29 | 1977-02-08 | Honeywell Information Systems, Inc. | Fixture for an integrated circuit chip |
| US4288841A (en) * | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
| US4330683A (en) * | 1980-12-03 | 1982-05-18 | Bell Telephone Laboratories, Incorporated | Encapsulation for semiconductor device |
| US4474017A (en) * | 1982-09-07 | 1984-10-02 | General Electric Company | Method of assembling an anti-sweat heater in a refrigerator cabinet |
| US4853271A (en) * | 1987-03-31 | 1989-08-01 | Kyocera Corporation | Ceramic substrate for semiconductor package |
| US4862247A (en) * | 1987-11-24 | 1989-08-29 | Texas Instruments Incorporated | Contact joint for semiconductor chip carriers |
-
1989
- 1989-10-18 JP JP1271396A patent/JP2746693B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-06 KR KR1019900012001A patent/KR930004243B1/ko not_active IP Right Cessation
- 1990-10-11 EP EP90311126A patent/EP0424024B1/en not_active Expired - Lifetime
- 1990-10-11 DE DE69009928T patent/DE69009928T2/de not_active Expired - Fee Related
- 1990-10-15 US US07/598,360 patent/US5084595A/en not_active Expired - Lifetime
-
1995
- 1995-02-06 HK HK15995A patent/HK15995A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0424024A1 (en) | 1991-04-24 |
| DE69009928D1 (de) | 1994-07-21 |
| DE69009928T2 (de) | 1994-09-22 |
| US5084595A (en) | 1992-01-28 |
| KR910008827A (ko) | 1991-05-31 |
| HK15995A (en) | 1995-02-10 |
| EP0424024B1 (en) | 1994-06-15 |
| KR930004243B1 (ko) | 1993-05-22 |
| JP2746693B2 (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3764173B2 (ja) | 自己整列ポケットを備えた集積回路トレイ | |
| KR101037897B1 (ko) | 전자 디바이스용 본딩 장치 | |
| JP3224562U (ja) | ワークピース外観検査装置 | |
| JPH03133159A (ja) | セラミックパッケージ | |
| US20080265924A1 (en) | Contactor nest for an IC device and method | |
| CN114348569B (zh) | 物料运输轨道、振动盘结构及进料机构 | |
| US20220013484A1 (en) | Chip, circuit board and electronic device | |
| JPH0855895A (ja) | ウェーハ運搬台 | |
| KR101863474B1 (ko) | 엔드 이펙터 및 기판 반송 로봇 | |
| JP2004115273A (ja) | チップ自動分離搬送装置 | |
| TWI648545B (zh) | Semiconductor inspection device | |
| US6540537B1 (en) | IC socket with two point-contacts | |
| JPH04273152A (ja) | 集積回路チップ実装モジュール用キャリア | |
| JP2001028391A (ja) | 半導体集積回路装置格納用トレー | |
| JP2015030543A (ja) | パーツフィーダ | |
| JPH10211986A (ja) | チップ型部品収納用トレイ | |
| KR20010055250A (ko) | 반도체패키지용 매거진 | |
| CN110021542A (zh) | 容器门板抵持结构 | |
| US3781609A (en) | A semiconductor integrated circuit chip structure protected against impact damage from other chips during chip handling | |
| JPH11219975A (ja) | 半田ボールの整列方法 | |
| KR100379081B1 (ko) | 리드프레임용 매거진 | |
| JPH02250360A (ja) | 電子部品パッケージ | |
| JPS60217648A (ja) | 半導体装置 | |
| JPH0321100A (ja) | 部品整列用治具 | |
| JP2001097474A (ja) | 電子部品の収納用トレイ |