KR930004243B1 - 세라믹 패키지 - Google Patents

세라믹 패키지 Download PDF

Info

Publication number
KR930004243B1
KR930004243B1 KR1019900012001A KR900012001A KR930004243B1 KR 930004243 B1 KR930004243 B1 KR 930004243B1 KR 1019900012001 A KR1019900012001 A KR 1019900012001A KR 900012001 A KR900012001 A KR 900012001A KR 930004243 B1 KR930004243 B1 KR 930004243B1
Authority
KR
South Korea
Prior art keywords
chamfer
ceramic
ceramic package
package
corner portion
Prior art date
Application number
KR1019900012001A
Other languages
English (en)
Other versions
KR910008827A (ko
Inventor
구니히꼬 이마이
Original Assignee
신고오 덴기 고오교오 가부시끼가이샤
이노우에 사다오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신고오 덴기 고오교오 가부시끼가이샤, 이노우에 사다오 filed Critical 신고오 덴기 고오교오 가부시끼가이샤
Publication of KR910008827A publication Critical patent/KR910008827A/ko
Application granted granted Critical
Publication of KR930004243B1 publication Critical patent/KR930004243B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

내용 없음.

Description

세라믹 패키지
제 1 도는 세라믹 패키지를 경사면에 따라서 미끄러 떨어뜨리는 상태를 나타낸 설명도.
제 2 도는 세라믹 패키지가 스톱퍼에 충돌하여 튕겨서 다른 단이 재차 충돌하는 상태를 나타낸 설명도.
제 3 도는 제 2 의 모따기부를 형성한 일예를 나타낸 패키지의 부분 평면도.
제 4 도는 변의 모서리부를 더 모따기한 부분 사시도.
제 5 도는 모서리부들간의 거리를 나타낸 설명도.
제 6 도는 모서리부의 각도의 크기의 설명도.
제 7 도는 테스트샘플의 모따기한 형상을 나타낸 것으로 제 7(a) 도는 실시예의 경우 제 7(b) 도는 큰 R면으로 한 경우, 제 7(c) 도는 종래예의 것을 나타낸 부분 평면도.
제 8 도는 패키지가 수납부내에서 옆으로 흔들려 2차 충돌할때의 설명도.
제 9 도는 종래의 모따기한 형상과 균열의 발생 상황을 나타낸 설명도.
본 발명은 세라믹 패키지에 관한 것으로 특히 균열발생을 방지할 수 있는 세라믹 패키지에 관한 것이다.
반도체 소자등을 수납하는 패키지로서 베이스 등에 세라믹으로된 기체(이하 세라믹 베이스라함)를 사용한 세라믹 패키지가 있다.
일반적으로 세라믹은 압축 응력에는 강하지만 인장 응력에는 약함이 알려져 잇다.
상기의 세라믹 패키지는 수납시 또는 반도체 소자 탑재시등에는 복수개의 레일등의 안내부를 구비한 수납부에 수납되어 이 수납부에서 1개씩 꺼내어져 소정의 가공 공정으로 들어간다.
수납부내에서는 세라믹 패키지가 순조롭게 보내져서 반송되지만 그때에 안내부와 세라믹 패키지와의 사이에는 반송이 필요성에서 소정의 틈이 필요하기 때문에 세라믹 패키지는 그틈의 범위내에서 옆으로 흔들려 그 때문에 전후의 세라믹 패키지까지 충돌하여 특히 세라믹 베이스의 모서리부에 떨어져 나간 결함이나 균열이 생기기 쉽다.
이와 같은 떨어져나간 결함이나 균열을 방지하기 위하여 제 9 도에 나타낸 바와 같이 세라믹 에이스의 코너부, 변부에 모따기를 행하여 응력집중을 피하도록 하였다.
상기와 같이 모따기를 행함으로써 코너부의 떨어져나가는 결함은 방지할 수 있었으나 균열의 발생은 완전히 방지할 수 없었다.
발명자가 관찰한 결과 균열 발생장소는 모따기를 행함으로써 형성된 새로운 모서리가 아니고 제 9 도에 나타낸 바와 같이 모서리부 보다도 안쪽 부위에서 발생되는 예가 많다.
특히 적층 타입의 세라믹 패키지에서는 상하의 도통 패턴을 접속시키기 위한 도체를 충전한 비어(Via)(10)이 설비되어 있어서, 균열은 강도적으로 약한 비어를 향해서 비어에 가까운 패키지 단연부로부터 뻗어간 것을 볼 수 있었다.
이와 같은 큰 균열이 생기면 비어 근방의 배선 패턴에 단선이 생기는 등 중대한 문제로 된다.
본 발명은 상기 문제점을 해소하려고 행해진 것이며 그 목적으로 하는 바는 균열의 발생을 유효하게 방지할 수 있는 세라믹 패키지를 제공하는데 있다.
상기 목적에 의한 본 발명에서는 세라믹 베이스를 사용하여 반도체 소자등의 전자부품을 수납하는 세라믹 패키지에 있어서 평면 형상이 구형상을 갖는 상기 세라믹 베이스가 입접하는 측벽면이 형성하는 각 코너부에 제 1의 모따기부와 이 제 1 모따기부의 양측에 위치하여 세라믹 베이스의 측벽면에 이르는 제 2의 모따기부를 형성한 것을 특징으로 하고 있다.
제 2의 모따기부와 세라믹 베이스 측벽면으로 형성된 모서리부의 위치가 세라믹 베이스에 설비되어 있는 비어중 상기 모서리부가 존재하는 측의 세라믹 베이스변 측의 소정의 2개의 비어 사이에 있도록 하는 것이 바람직하다.
상기 제 2 의 모따기부와 세라믹 베이스 측벽면으로 형성된 모서리부의 각의 보각이 세라믹 패키지가 수납되어 수납부에서의 세라믹 패키지의 흔들림 각과 동안 또는 이것보다 약간 크게 설정하면 된다.
세라믹 베이스의 코너부에 제 1의 모따기부와 이 제 1의 모따기부의 양측에 위치하는 제 2의 모따기부를 형성하였으므로 제 2의 모따기부와 세라믹 베이스 측벽부로 형성된 모서리부가 세라믹 베이스의 변의 중앙측 가까이 다른 부재와 충돌하여 튕길때의 회전 모멘트가 경감되고 다른측의 모서리부가 2차 충돌할때의 충격을 대폭으로 경감시킬 수 있음과 또 제 1, 제 2의 모따기부를 설비함으로써 상기 모서리부의 각도를 큰 둔각으로 형성할 수 있어서 응력집중이 완화됨으로써 균열 발생을 유효하게 방지할 수 있다.
또 상기 모서리부의 위치를 비어와 비어와의 사이에 위치되도록 함으로써 모서리부와 비어부와의 거리가 멀어져 강도적으로 약한 비어를 향한 균열의 발생도 방지할 수 있게되어 배선 패턴의 단선을 방지할 수 있다.
이하에 본 발명의 바람직한 실시예를 첨부도면에 의해서 상세히 설명한다.
발명자는 우선 균열발생의 메카니즘을 검토해보았다.
그러기 위하여 제 1 도에 나타낸 장치를 사용하여 세라믹 패키지(20)를 경사레일(21)에 따라서 미끄러 떨어뜨리고 스톱퍼(22)에 출돌시키고 이 상태를 고속 비디오 테이프에 찍어서 균열발생의 메카니즘을 탐구했다.
그 결과 제 2 도에 나타낸 바와 같이 세라믹 패키지(20)는 통상 스톱퍼(22)면에 대해서 다소나마 경사된 자세로 낙하하고 모따기를 행했을때에 형성된 새로운 모서리부에서 스톱퍼(22)에 충돌하여(동도(b)) 튕긴 다음(동도(c)) 반대측의 모서리부에서 스톱퍼(22)에 재차 충돌한다.
조사해보면 균열의 발생은 동도(b)의 최초의 충돌시는 아니고 2회째의 충돌시에 발생됨을 알았다.
그 이유는 최초의 충돌시에는 세라믹 패키지(20)는 레일(21)에 미끄러 떨어질때의 그대로의 자세로 스톱퍼(22)에 충돌할뿐이므로 세라믹 패키지(20)에는 압축 응력이 가해질 뿐이고 균열이 발생되지 않는다고 생각된다.
그러나 2회째의 충돌시에는 최초의 충돌에 의한 반력에 의해서 튕길때에 최초의 충돌장소(모서리부)를 중심으로 하는 도면의 화살표방향으로의 큰 회전 모멘트가 작용하고 반대측의 모서리부가 큰 회전에너지(세라믹은 중량도 큼)를 갖고 스톱퍼(22)에 부딪치게 되고 마치 가는 봉을 그 일단을 잡고 다른 단을 얕은 각도로 평탄면에 부딪친 것과 같은 상태로 되어 세라믹 패키지(20)의 충돌면에 큰 인장응력이 가해져 그 결과 2회째의 충돌시에 균열이 발생됨이 판명되었다.
발명자는 상기 지식에 의하여 본 발명을 완성했다.
제 3 도는 본 발명에 따른 세라믹 패키지(20)의 일실시예를 나타낸 것이다.
본 실시예에서는 코너부에 대략 종래의 모따기부(제 1 모따기부(23)에 더하여 그 양측에 제 2의 모따기부(24),(24)를 형성한다.
이 제 2의 모따기부(24)는 평면 또는 凹면으로 한다.
제 2의 모따기부(24)와 패키기 측벽면으로 형성되는 새로운 모서리부(25)는 코너부의 비어(26a)와 그 인접하는 비어(26b) 사이의 도면의 일점쇄선으로 나타낸 영역 A내에 위치하고 있다. 어느 경우라도 상기 모서리부(25)를 세라믹 베이스(20)에 설비되어 있는 비어중 모서리부(25)가 존재하는 측의 세라믹 베이스의 변에 소정의 2개의 비어 사이가 되도록 하여 비어에서 멀어지는 위치에 설정하는 것이 바람직하다.
도면에서는 세라믹 패키지(20)의 하나의 모서리만을 나타냈으나 다른 3개의 모서리부에도 마찬가지로 제 1 및 제 2의 모따기부를 형성한다.
또 제 1의 모따기부(23)의 면 형상은 평탄면이나 아알(R)면이라도, 凹면이라도, 또는 다각면이라도 좋고 특히 한정되지 않는다.
또 제 4 도에 나타낸 바와 같이 코너부의 제 1, 제 2 모따기부에 더하여 변의 모따기부를 설비해도 좋다.
이상과 같이 본 실시예에서는 제 1의 모따기부(23) 이외에 그 양측에 제 2의 모따기부(24)를 설비하였으므로 다른 부재등과 충돌할때에 제 5 도에 나타낸 바와 같이 제 1 의 충돌장소(모서리부(25a)에서 제 2의 충돌장소(모서리부(25b))까지의 거리 X가 종래의 모서리부(23a)에서 모서리부(23b)까지의 거리 Y보다도 짧아진다.
즉 본 실시예의 경우에 제 1의 충돌장소도 제 2의 충돌장소도 세라믹 패키지(20)의 일변의 더 안쪽측이 된다.
이에 의해서 제 1의 충돌의 반력에 의해서 세라믹 패키지에 가해지는 회전모멘트가 종래보다도 작아지고 회전 에너지가 작아져서 제 2의 충돌시의 충격 또는 그것에 의한 인장 응력이 종래보다도 작아진다.
이에 의해서 제 2의 충돌에 의한 균열의 발생을 방지할 수 있게 된다.
또 본 실시예에서는 제 2의 충돌장소가 되는 모서리부(25b)가 비어(26)으로부터 멀어져 있으므로 비어형성에 의한 강도적 약점도 커버할 수 있고 균열의 발생이 더욱 적어진다.
상기 실시예에서 보면 모서리부(25a),(25b)를 될 수 있는 한 패키지의 변의 중앙측 가까이 두면 되므로 예를들면 제 2의 모따기부(24)를 형성하는 것은 아니고 제 6 도의 2점 쇄선으로 나타낸 바와 같이 단지 제 1의 모따기부(23)을 크게하여 그 모서리부를 패키지의 변의 중앙측 가까이 두면 된다고 생각된다.
그러나 이 경우에는 모서리부(25)의 각도 θ2가 상기 실시예의 모서리부(25)의 각도 θ1보다도 크게된다.
이로인해서 응력집중이 그만큼 커져서 균열발생을 방지할 수 없었다.
또 그렇다면 모따기부를 큰 아알면으로 형성시켜 변과의 접선으로 되는 부위를 변의 중앙측 가까이에 두면 좋다고도 생각된다.
이 경우에는 제 1의 충돌 장소가 아알면의 중도부로 되든지 튕기는 형태에 따라서는 패키지가 크게 돌아 들어가 제 2의 충돌감소가 아알면의 중도부로 되어 제 1의 충돌장소와 제 2의 충돌 장소와의 사이의 거리가 커져서 역시 균열 발생이 완전히는 방지할 수 없었다.
표 1은 본 실시예의 큰 아알면의 모따기를 행한 경우와 종래예의 각 세라믹 패키지의 제 1 도에 나타낸 장치에서의 균열 발생율을 나타낸 것이다.
[표 1]
Figure kpo00001
조건 A, B는 미끄러 떨어지는 거리 L를 각각 30cm, 60cm로 한 경우이다. 경사면의 경사각도 θ는 60°이다.
또 샘플은 핀그리드 어레이 타입의 반도체 장치용 세라믹 패키지를 사용했다.
각 샘플의 모따기의 크기를 제 7(a) 도, 제 7(b) 도, 제 7(c) 도에 각각 나타냈다.
이들로부터 명백한 바와 같이 본 실시예에서는 균열의 발생율이 각별히 감소되었음을 알 수 있다.
또 본 실시예에서의 제 1의 모따기부(23)은 평탄면의 경우에 변에 대해서 약 45°로 되지만 제 2의 모따기부(24)의 각도는 대략 다음과 같이 된다.
즉 반도체 장치용 세라믹 패키지와 같이 예를들면 수납부내에서 1열로 반송되도록 한 경우에 모서리부(25)의 보각 θ3(제 6 도)을 패키지의 수납부내에서의 흔들림의 범위보다도 약간 큰 각도로 한다.
이와 같이 함으로써 제 8 도에 나타낸 바와 같이 최초의 충돌로 튕긴후에 회전하여 다른 단측이 다른 부재에 충돌할때에 제 2의 충돌장소는 제 2의 모따기부(24) 전면 또는 모서리부(25)로 되기 때문이다.
또 모서리부(23a)(제 5 도)에서 충돌할때에는 모서리부(23a)쪽이 모서리부(25)보다도 예각이므로 떨어져 나가는 결함이나 균열이 발생되기 쉬우므로 이 모서리부(23a)에서의 충돌을 피하는 것이다.
예를들면 세라믹 패키지(20)의 수납부내의 최대 흔들림 각이 2°일때에는 모서리부(25)의 각도는 178°이든지 또는 이것보다도 약간 작은 각도로 하는 것이 좋다.
또 인접하는 세라믹 패키지(20)도 수납부내에서 반대방향으로 흔들릴 가능성이 있으므로 안정율을 고려해서 모서리부(25)의 각도를 176°또는 이것보다도 약간 작은 각도로하는 것이 바람직하다.
세라믹 패키지의 종류는 특히 문제되지 않는다.
예를들면 반도체 소자를 수납하는 핀그리드 어레이 타입의 패키지, 칩 캐리어 타입의 패키지등 이외에 각종 전자 부품을 탑재하는 세라믹제의 기판등도 본 발명의 세라믹 패키지에 포함된다.
이상 본 발명에 대해서 바람직한 실시예를들어 여러가지 설명을 하였으나, 본 발명은 이 실시예에 한정되는 것은 아니고 발명의 정신을 일탈하지 않는 범위내에서 다수의 개변을 행할 수 있음은 물론이다.
이상과 같이 본 발명에 의하면 세라믹스의 코너부의 제 1의 모따기부와 이 제 1의 모따기부의 양측에 위치하는 제 2의 모따기부를 형성하였으므로 제 2의 모따기부와 세라믹 베이스 측벽면으로 형성하는 모서리부가 세라믹 베이스의 변의 중앙측에 가까워지고 다른 부재와 충돌하여 튕길때의 회전모멘트가 경감되고 다른 쪽의 모서리가 2차 충돌할때의 충격을 대폭으로 경감시킬 수 있고 또 제 1, 제 2 의 모따기부를 설비함으로써 상기 모서리부의 각도를 큰 둔각으로 형성할 수 있어 응력 집중이 완화됨으로써 균열발생을 유효하게 방지할 수 있다.
또 상기 모서리부의 위치를 비어와 비어사이에 위치하게 함으로써 모서리부와 비어부와의 거리가 멀어지고 강도적으로 약한 비어로 향한 균열의 발생도 방지할 수 있고 배선 패턴의 단선을 방지할 수 있다.

Claims (3)

  1. 세라믹 베이스를 사용하여 반도체 소자등의 전자부품을 수납하는 세라믹 패키지에 있어서, 평면 형상이 구형상을 갖는 상기 세라믹 베이스의 인접하는 측벽면이 형성하는 각 코너부에 제 1 의 모따기부와 이 제 1의 모따기부의 양측에 위치하여 세라믹 베이스의 측벽면에 이르는 제 2의 모따기부를 형성한 것을 특징으로 하는 세라믹 패키지.
  2. 제 1 항에 있어서, 제 2의 모따기부와 세라믹 베이스측를 벽면으로 형성된 모서리부의 위치가 세라믹 베이스에 설비되어 있는 비어중의 상기 모서리부가 존재하는 측의 세라믹 베이스 변측의 소정의 2개의 비어의 사이인 것을 특징으로 하는 세라믹 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 2의 모따기부와 세라믹 베이스측 벽면으로 형성된 모서리부의 각의 보각이 세라믹 패키지가 수납되는 수납부에서의 세라믹 패키지의 흔들리는 각과 동일 또는 약간 큰것을 특징으로 하는 세라믹 패키지.
KR1019900012001A 1989-10-18 1990-08-06 세라믹 패키지 KR930004243B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-271396 1989-10-18
JP271396/1 1989-10-18
JP1271396A JP2746693B2 (ja) 1989-10-18 1989-10-18 セラミックパッケージ

Publications (2)

Publication Number Publication Date
KR910008827A KR910008827A (ko) 1991-05-31
KR930004243B1 true KR930004243B1 (ko) 1993-05-22

Family

ID=17499480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012001A KR930004243B1 (ko) 1989-10-18 1990-08-06 세라믹 패키지

Country Status (6)

Country Link
US (1) US5084595A (ko)
EP (1) EP0424024B1 (ko)
JP (1) JP2746693B2 (ko)
KR (1) KR930004243B1 (ko)
DE (1) DE69009928T2 (ko)
HK (1) HK15995A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314040A (zh) * 2023-05-24 2023-06-23 深圳和美精艺半导体科技股份有限公司 一种承载基板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007479A (en) * 1976-03-29 1977-02-08 Honeywell Information Systems, Inc. Fixture for an integrated circuit chip
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4330683A (en) * 1980-12-03 1982-05-18 Bell Telephone Laboratories, Incorporated Encapsulation for semiconductor device
US4474017A (en) * 1982-09-07 1984-10-02 General Electric Company Method of assembling an anti-sweat heater in a refrigerator cabinet
US4853271A (en) * 1987-03-31 1989-08-01 Kyocera Corporation Ceramic substrate for semiconductor package
US4862247A (en) * 1987-11-24 1989-08-29 Texas Instruments Incorporated Contact joint for semiconductor chip carriers

Also Published As

Publication number Publication date
EP0424024A1 (en) 1991-04-24
DE69009928D1 (de) 1994-07-21
DE69009928T2 (de) 1994-09-22
US5084595A (en) 1992-01-28
KR910008827A (ko) 1991-05-31
HK15995A (en) 1995-02-10
EP0424024B1 (en) 1994-06-15
JPH03133159A (ja) 1991-06-06
JP2746693B2 (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
US5492223A (en) Interlocking and invertible semiconductor device tray and test contactor mating thereto
US7059476B2 (en) Tray for electronic parts
US3454921A (en) Electronic component carrier
US6914771B2 (en) Tray for electronic components
TWI386641B (zh) 用於具有引線的積體電路裝置之檢查的方法及系統
WO1999002437A1 (en) Method and apparatus for inverting a tray
US5114229A (en) Apparatus for measuring leads of electrical component and method of measuring leads of electrical component
KR930004243B1 (ko) 세라믹 패키지
US6686657B1 (en) Interposer for improved handling of semiconductor wafers and method of use of same
US20080265924A1 (en) Contactor nest for an IC device and method
KR920005989B1 (ko) 부품 장착기에 있어서의 부품 인식방법
JPH0855895A (ja) ウェーハ運搬台
US4816896A (en) Compliant standoff for semiconductor packages
JPH04273152A (ja) 集積回路チップ実装モジュール用キャリア
US6695572B2 (en) Method and apparatus for minimizing semiconductor wafer contamination
US6371310B1 (en) Boat for land grid array packages
US3781609A (en) A semiconductor integrated circuit chip structure protected against impact damage from other chips during chip handling
KR100441275B1 (ko) 반도체 패키지의 리드 검사방법
US20040098949A1 (en) Packaging method for wafers
JP2000340924A (ja) 半導体チップ搭載用基板の検査用プローブユニット
KR100412151B1 (ko) 핸들러용 트레이 이송장치
KR20010055250A (ko) 반도체패키지용 매거진
KR20240143578A (ko) 반도체 제조 장치 및 반도체 패키지 정렬 방법
JPS609192A (ja) 集積回路装置
JPH08307098A (ja) Icパッケージの位置決め方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010516

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee