JPH03129771A - 固体撮像装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、テレビジョンカメラおよび電子カメラ等に使
用される固体撮像装置に関するもので、特にバイアス電
荷の注入手段を具備した固体撮像装置及びその製造方法
に関するものである。

（従来の技術） 現在、固体撮像装置は、テレビジョンカメラおよび電子
スチルカメラ等に広く使用されている。

第１３図は従来における固体撮像装置の平面図を示し、
第１４図は第１ｊ図における固体撮像装置の断面図を示
す。これらの図において、固体撮像装置は、半導体基板
９０、受光蓄積部であるｎ型層９１、電荷転送部である
ｎ型層９２、信号読出しゲート９３、電荷読出し部９４
、絶縁層９５、画素電極９７、引出し電極９６、光電変
換膜９８及び透明電極９９等から構成されている。上記
構成を有する固体撮像装置において光電変換膜９８に入
射した光は光電変換され、画素電極９７及び引出し電極
９６を介し、電荷として受光蓄積部９１に蓄積される。

そして、この電荷はゲート９３及び電荷転送部の基板９
０ａから構成される電荷読出し手段９４により、ｎ型層
９２側に読出され転送されていく。電荷転送の様子を第
１１図を参照して説明する。受光蓄積部９１に蓄積され
た電荷は、電荷読出し手段９４を介し、垂直方向の電荷
転送部（垂直レジスタ部）１０１へ読出され、更に水平
方向の電荷転送部（水平レジスタ部）１０２へ転送され
る。そして、電荷検出部１０３へ転送され出力される。

しかしながら、上記したこの種の固体撮像装置にあって
は次のような問題があった。即ち蓄積部９１で信号電荷
読出し後の残留電荷が信号電荷員に応じて異なる事によ
る容量性残像や、充電変換膜内で光電変換された電荷が
膜内に存在するトラップ準位に捕獲され、ある時間をお
いて放出される光導電性残像のため残像特性が悪くなる
という問題があった。なお、残像を低減する手段として
、外部よりバイアス光を入射する方法がある。しかし、
この方法ではチップ上に光を均一に照射することが困難
であり、確実に残像を低減することはできない。さらに
、この方法では新たに光源等を必要′とし構成が複雑と
なる。

（発明が解決しようとする課題） 上記したように、従来容量性残像や光導電性残像のため
残像特性が悪くなるという問題があった。また、残像を
低減するためにバイアス光を用いる方法では残像を確実
に低減することが困難であり、かつ構成が複雑となる。

本発明は、上記問題を鑑みてなされたもので、その目的
とするところは、素子面積を増大することなく、信頼性
良く残像を低減することが可能な固体撮像装置及びその
製造方法を提供することである。

［発明の構成］ （課題を解決するための手段） 本発明の固体撮像装置の骨子は、素子面積を増大するこ
となく半導体基板上に電荷注入・排出用のゲート及びダ
イオードを設置し、これにより電荷蓄積部にバイアス電
荷を注入・排出することにより残像特性を改善すること
にある。

即ち、本発明の固体撮像装置は、前述したμ板上に光導
電膜を積層して構成される固体撮像装置において、この
基板上に蓄積ダイオード及び信号電荷読み出し部を配列
し、かつ電荷蓄積部にバイアス電荷を注入・排出するた
めのゲート及びダイオードを設置したものである。そし
て前記バイアス電荷注入・排出用ダイオードから前記蓄
積ダイオードにバイアス電荷を注入した後、前記信号電
荷読み出しゲートを介して注入されたバイアス電荷を垂
直ＣＣＤに読み出し、更に前記バイアス電荷注入・排出
用ダイオードへ排出することにより、注入・排出用のゲ
ート及びダイオードを共通に摺成したものである。

また、本発明の固体撮像装置は水平方向に隣り合う２つ
の画素に対して１つのバイアス電荷注入・排出用ダイオ
ードを設け、かつ隣り合う２つの画素の蓄積ダイオード
を、隣り合う埋め込みチャネルに挟まれた同一ライン上
に配置することにより面積の縮小化を図ったものである
。

また、本発明の固体撮像装置の骨子は、素子面積を増大
することなく半導体基板上に電荷注入用のゲート及びダ
イオードを設置し、これにより電荷蓄積部にバイアス電
荷を注入することにより残像特性を改善することにある
。

（作用） 本発明の固体撮像装置によれば、素子面積を増大するこ
となく、電荷注入ゲート及びダイオードを設置すること
ができる。このため新たにバイアス光を用いる必要はな
く、残像を確実に低減することが可能となる。また−旦
注入したバイアス電荷を信号電荷読み出しゲートを介し
てバイアス電荷注入ダイオードへ排出することにより、
一定量以上のバイアス電荷に対する暗時出力電流の依存
はなくなる。このためバイアス電荷の不均一性を無くす
ことができる。

また、垂直ブランキング期間に必要な信号を掃出する動
作が可能となる。このため、電子シャッター機能やプル
ーミング抑制機能を有する固体撮像装置を得ることがで
きる。

（実施例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例であるインターライン転送型
の固体撮像装置の平面図であり、第２図（ａ）は第１図
の固体撮像装置の部分平面図、第２図（ｂ）は第２図（
ａ）の矢視Ａ−Ａ　′線の断面図、第２図（ｃ）は第２
図（ａ）の矢視Ｂ−Ｂ線の断面図である。

第１図において半導体基板１０上には蓄積ダイオード２
１がマトリックス状に配置されており、これらのダイオ
ード２１に隣接して複数本の垂直レジスタ部（電荷転送
部）３０が縦列方向（Ｃ方向）に形成され、これらに隣
接して複数本のバイアス電荷注入・排出部３１が縦列方
向に形成されている。垂直レジスタ部３０の端には水平
レジスタ部４０が配置され、水平レジスタ部４０の一端
にはｆ！荷検出部が配置されている。

本装置の画素構造を第２図を参照しながら詳細に説明す
る。第２図（ｂ）に示す如く、Ｐ型シリコン基板（半導
体基板）１０上には蓄積ダイオードであるｎ型層２１及
び電荷注入・排出ダイオードとなるｎ型層２２が形成さ
れている。蓄積ダイオード２１と電荷注入・排出ダイオ
ード２２との間にはｎ型ＣＣＤチャネル１２が縦列して
配置されている。各ｎ型ＣＣＤチャネル１２上には蓄積
ダイオード２１の電荷をＣＣＤチャネル１２へ読み出す
ための読み出しゲート１４がそれぞれ配置されており、
各読み出しゲート１４間には垂直方向に電荷を転送する
ための転送ゲート１６が配置されている。さらには、バ
イアス電荷注入・排出ダイオード（電荷ダイオード）２
２にバイアス電荷を注入・排出するためのバイアス電荷
注入・排出ゲート１８が読み出しゲート１４に隣接して
配置されている。ここで読み出しゲート１４は、ＣＣＤ
チャネル１２の上部から蓄積ダイオード２１の端部に位
置し、ゲート１８はＣＣＤチャネル１２の上部に位置し
、電荷注入ダイオード２２の端部まで延在している。そ
して、第２図に示すようにＣＣＤチャネル１２および蓄
積ダイオード２１間が電荷読み出し部３２（第１図）と
なっていて、ＣＣＤチャネル１２およびバイアス電荷注
入・排出ダイオード２２間がバイアス電荷注入・排出部
３３となっている。また第２図（Ｃ）に示すように隣接
する蓄積ダイオード２１間には、これらを互いに分離す
るためのＰ型層１１が形成されている。同様にｎ列のＣ
ＣＤチャネル１２間にも第２図（ｂ）に示すように、こ
れらを互いに分離するためのＰ型層１１が形成されてい
る。

シリコン基板１０及びゲート１４，１６．１８上には、
絶縁膜１９を介して画素電極２７が設けられている。こ
の画素電極２７は引出し電極２４を介して蓄積ダイオー
ド２１に接続されている。

画素電極２７とバイアス電荷注入・排出ゲート１８との
間には電荷ダイオード２２に接続された配線２５が形成
されている。画素電極２７上にはアモルファスＳｔ等の
光電変換Ｊ＊２８が形成され、更に光電変換膜２８上に
はＩＴＯ等の透ｎＪｌ電極２つが形成されている。一方
、第１図に示す如く垂直レジスタ部３０の端部には、そ
のレジスタ部３０の電荷が転送される水平レジスタ部４
０が横列方向に設けられている。また、水平レジスタ部
４０の電荷は、電荷検出部４１により検出されて出力さ
れる。

上記構成を有する本実施例の固体撮像装置の特徴は、バ
イアス電荷の注入と排出を同一のダイオード２２および
ゲート１８で行なうことができるさらにこのバイアス電
荷注入・排出部３１の両側に隣接して電荷転送部（２ｎ
−１）列と２ｎ列（ｎは正の整数）を配置している。こ
のため隣接する２列のｍ　ｒＲ転送部に対し１列のバイ
アス注入・排出部３１を設けている。また、蓄積ダイオ
ード（２ｎ−１）列と２ｎ列（ｎは正の整数）とを垂直
方向（Ｃ方向）に配列している。このようにすることに
より、水平方向の面積を微細化している。

次に上記固体撮像装置におけるバイアス電荷の注入・排
出方法の一実施例について説明する。第９図に転送電極
１４、バイアス電荷注入・排出用ゲート１８及びバイア
ス電荷注入・排出ダイオード２２への駆動パルスφＶｌ
＋　φＢｌ＋　φ０．を、第１０図に第２図の矢視Ａ−
Ａ−断面の概略とそのポテンシャル状態の変化を示す。

なお、第９図中に付した番号１〜６は第１０図中に付し
た番号１〜６にそれぞれ対応するタイミングである。

第９図に示す如く、時刻ｔ　ａ　−ｔ　ｂで転送電極１
４に信号電荷読み出し時と同一の電圧ＶＦ５が印加され
ると、第１０図（ｂ）に示す如く信号電荷読出しゲート
１４がＯＮ状態になる。時刻ｔｂ〜ｔｃにおいて、バイ
アス電荷注入・排出ゲート１８にＶ。Ｎが印加されると
第１０図（Ｃ）に示す如くこのゲート１８が開く。続い
て、時刻ｔ　ｃ　−ｔｄの間にバイアス電荷注入・排出
ダイオード２２に印加される電圧がＶＤＲ→Ｖ　ＩＮＪ
に変わると、第１０図（ｄ）に示す如くバイアス電荷が
バイアス電荷注入・排出ゲート１８及び信号電荷読出し
ゲート１４を介して蓄積ダイオード２１に注入される。

さらに、転送電極１４に印加される電圧がＶｐｓ−ｏｖ
に代わると、信号電荷読出しゲート１４はＯＦＦ状態と
なり、蓄積ダイオード２１に一定量のバイアス電荷が残
る。

また、時刻ｔｄ−ｔｅでバイアス電荷注入・排出ダイオ
ード２２に印加される電圧がｖＩＮＪ→ＶＯＲに変わる
と、第１０図（ｅ）に示す如く余分な電荷はバイアス電
荷注入・排出ダイオード２２に戻り最後にバイアス電荷
注入・排出ゲート１８の電圧がＯＶに変りゲート１８が
閉じて一連の動作が終了する。

以上の動作を蓄積ダイオード２１の信号電荷読出し動作
の間に行なうことにより、バイアス電荷の注入によって
残像を低減することができる。尚、第１図、第２図及び
以下の製造工程の説明では便宜上バイアス電荷注入・排
出ゲートとして符号１８．２２が説明されるが、この例
の場合は注入のみに用いられている。

次に他の駆動方法について第１０図及び第１１図を用い
て説明する。

前述の駆動方法との違いは、−旦信号電荷蓄積ダイオー
ド２１に注入されたバイアス電荷を信号電荷読出しゲー
ト１４を介してバイアス電荷注入・排出ダイオード２２
に排出することである。時刻ｔ　ａ　−ｔ　ｃまでは先
の実施例と同様であり、時刻ｔｃ−ｔｄの間にバイアス
電荷注入・排出ダイオード２２に印加される電圧がＶＤ
Ｒ→Ｖ　ＩＮＪに変わると、第１２図（ｂ）に示す如く
バイアス電荷がバイアス電荷注入・排出ゲート１８及び
信号電荷読出しゲート１４を介して蓄積ダイオード２１
に注入される。次いで、時刻ｔｄ−ｔｅにおいて、バイ
アス電荷注入・排出ダイオード５１に印加される電圧が
Ｖ　ＩＮＪ　’＝　Ｖ　ＤＲに変わると、第１２図（Ｃ
）に示す如く蓄積ダイオード２１に一旦蓄積されたバイ
アス電荷注入・排出ダイオード２２に排出される。そし
て、転送電極１４に印加される電圧がＶＰＳ→ＯＶに変
わると、第１２図（ｄ）に示す如く信号電荷読出しゲー
ト１４はＯＦＦ状態となり、蓄積ダイオード１１に一定
量のバイアス電荷が残る。最後にバイアス電荷注入・排
出ゲート１８の電圧がＯＶに変り、第１２図（ｅ）に示
す如くゲート４１が閉じて一連のバイアス電荷注入動作
が終了する。

この注入に続いて排出を行う方式は、特にバイアス電荷
量を少量とする場合に好適である。

なお、本実施例では、信号電荷読出しゲート１４がＯＦ
Ｆ状態になる前にバイアス電荷注入用ダイオード２２の
電圧をＶＩＮＪからｖＤＲに変化することによりバイア
ス電荷の排出を行っているが、−旦信号電荷読出しゲー
ト１４をＯＦＦ状態にした後、再び信号電荷読出しゲー
ト１４をＯＮ状態にしてバイアス電荷を排出するように
してもよい。

また、第１１図に示す如く、所望によりバイアス電荷注
入・排出ダイオード２２に印加する電位がｖＩＮ、ノ時
（第１２図（ｂ）に対応）、透明電極２９の電位φ７．
をＶ　ＩＮＪより高電位になる様に制御すると良い。こ
れにより、それ以外の状態では蓄積ダイオード２２から
透明電極２つに向けて昇り坂のポテンシャルが光電変換
膜２８内に生じていたのが逆に下り坂となり、光電変換
膜２８内へのバイアス電荷注入が良好に行える。従って
、容量性残像、光導電性残像共に確実に除去することが
できる。

次に第１図〜第２図に示した構成を有する固体撮像装置
の製造方法について第３図〜第８図を参照して説明する
。ここで第３図（ａ）〜第８図（ａ）は固体撮像装置製
造工程における各工程の平面図、第３図（ｂ）〜第８図
（ｂ）は第３図（ａ）〜第８図（ａ）における矢視Ａ−
Ａ線の断面図、第３図（Ｃ）〜第８図（ｃ）は第３図（
ａ）〜第８図（ａ）における矢視Ｂ−Ｂ線の断面図を示
している。

まず、第３図（ａ）〜（ｃ）に示す如く、Ｐ型シリコン
基板１０上に所定のマスクを用いて、基板１０と同導電
型の不純物をイオン注入し、Ｐ＋型層（反転防止層）１
１を形成する。さらに所定のマスクを用いてイオン注入
あるいはＰＳＧの拡散により帯状のＣＣＤチャネル（ｎ
型層）１２を形成する。次に第４図（ａ）〜（Ｃ）に示
す如く、ゲート酸化膜１３を介して多結晶シリコン膜１
４を形威し、所定のパターンを用いてパターンニングし
て第１の転送ゲート１４を形成する。図中、Ｃは多結晶
シリコン膜１４に形成した開口部である。次に、第５図
（ａ）〜（ｃ）に示す如く、ゲート酸化膜１５を介して
多結晶シリコン膜を形成し所定のパターンを用いてパタ
ーンニングして第２の転送ゲート１６を形成する。続い
て、第６図に示す如くゲート酸化膜１７を介して多結晶
シリコン膜を形成し、所定のパターンを用いてパターン
ニングして、バイアス電荷注入・排出ゲート１８を形成
する。次に第７図（ａ）〜（ｃ）に示す如＜ＣＶＤ等に
より絶縁層１９を堆積した後蓄積ダイオード領域及びバ
イアス電荷注入・排出ダイオード領域にコンタクトホー
ル２ｏを形成する。

このコンタクトホール２０にイオン注入あるいはＰＳＧ
拡散を行なうことにより蓄積ダイオードとなるｎ型層２
１、バイアス電荷注入・排出ダイオードとなるｎ型層２
２を形成する。次いで、第８図（ａ）〜（Ｃ）にホす如
く、前記コンタクトホール２０の側壁に絶縁ｌＡ２３を
形威した後、前記コンタクトホール２０内に多結晶シリ
コン膜あるいは、その他の導電物層を形成して、前記引
き出し電極２４及びバイアス電荷注入・排出ダイオード
の配線２５を形威する。

絶縁膜２０は、例えば熱酸化膜形成後、ＣＶＤでシリコ
ン窒化膜を堆積し、全面を反応性イオンエツチングでエ
ッチバックすることによりこの熱酸化膜、シリコン窒化
膜を側壁に残すことにより形成する。

次に、第２図に示すように前記引き出し電極２４にコン
タクトホール２６を形威し、この上に画素電極２７を形
成し、その上にアルファシリコ〉等の光導電ＷＡ２８を
堆積し、さらにＩＴＯ等の迂明電極２９を形成する。以
上により固体撮像装置の製造が完了する。

固体撮像装置を上記したような構成にすれば、信号読出
しゲート１４と引き出し電極２４あるちはバイアス電極
注入・排出ゲート１８とその配置２５は位置合わせにお
ける合わせずれや変換差２とを考慮することなくセルフ
ァライン化で形成することかできる。従って、蓄積ダイ
オード２１吋バイアスｍ荷注入・排出ダイオード２２の
面積苓小さくすることができる。しかも、バイアスｍ？
Ｍ注入◆排出ゲート２１及び電荷注入ダイオード；２を
具備しているため、残像を確実に低減することができる
。さらに−旦注入したバイアス電荷感信号電荷読出しゲ
ート１４を介してバイアス電６；注入ダイオード２２へ
排出することにより、暗ｌＩＶ出力電流値は所定以上の
バイアス電荷の量に依ｔしなくなるのでバイアス電荷を
均一にすること力できる。

なお、本発明は上記した実施例に限定されるものではな
い。例えば、蓄積ダイオード２１、及びバイアス電荷注
入・排出ダイオード２２は引き出し電極２４及び配線２
５からの不純物拡散により形成することも可能である。

また、本実施例では蓄積ダイオードをマトリックス（２
次元）状に配置した例を示したが、ラインセンサ等のよ
うに蓄積ダイオードを１列に配置したものに適用するこ
とも可能である。この場合、垂直レジスタ部と水平レジ
スタ部とを分ける必要はなく、蓄積ダイオード配列に沿
って１木の電荷転送部を設ければよい。その他、本発明
の要旨を逸脱しない範囲で種々変形して実施することが
できる。

〔発明の効果］ 以上、説明したように本発明によれば、信号読み出しゲ
ートと引き出し電極あるいは、バイアス電荷注入・排出
ゲートとその配線の形成をセルファライン化することが
できる。さらに、（２ｎ−１）列と２ｎ列（ｎは正の倍
数）の蓄積ダイオードを交互に１列に配置し、しかも（
２ｎ−１）列と２９列の電極転送部が隣接した間にバイ
アス電荷注入・排出ゲート及びダイオードを２画素に１
個の割合で設置することにより、素子面積の増大を招く
ことなく、均一なバイアス電荷が得られるようにした。

よって残像を確実に低減可能な固体撮像装置を得ること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例である固体撮像装置の平面図
、第２図（ａ）は第１図の固体撮像装置の部°公平面図
、第２図（ｂ）および（ｃ、）は第２図（ａ）における
矢視Ａ−Ａ−線およびＢ−Ｂ　−線断面図、第３図（ａ
）、第４図（ａ）、第５図（ａ）、第６図（ａ）、第７
図（ａ）、第８図（ａ）は固体撮像装置の製造工程を示
す平面図、第３図（ｂ）、第４図（ｂ）、第５図（ｂ）
、第６図（ｂ）、第７図（ｂ）、第８図（ｂ）および第
３図（Ｃ）、第４図（Ｃ）、第５図（Ｃ）、第６図（Ｃ
）、第７図（Ｃ）、第８図（ｃ）は第３図（ａ）、第４
図（ａ）、第５図（ａ）、第６図（ａ）、第７図（ａ）
、　第８図（ａ）における矢視Ａ−Ａ線およびＢ−Ｂ線
断面図、第９図及び第１０図は動作を説明するための図
、第１１図および第１２図は動作の他の例を説明するた
めの図、第１３図および第１４図は従来における固体撮
像装置の概略構成を説明するためのもので、第１３図は
その平面図、第１４図はその断面図である。 １０．９０・・・Ｐ型シリコン基板 １１・・・分離帯 １２．９２・ＣＣＤチャネル（ｎ型層）１３．１５．１
７，１９．２３・・・絶縁層１４．１６．９３・・・転
送ゲート １８・・・バイアス電荷注入・排出ゲート２０・・・コ
ンタクトホール ２１．９１・・・蓄積ダイオード（ｎ型）２２・・・バ
イアス電荷注入・排出ダイオード２４．９６・・・引き
出し電極 ２５・・・配線 ２６・・・画素コンタクト ２７・・・、９７・・・画素電極 ２８．９８・・・光導電膜 ２９．３９・・・透明電極 ３０．１０１・・・垂直レジスタ部 ３２．９４・・・信号読出し部 ３３・・・バイアス電荷注入・排出部 ４０．１０２・・・水平レジスタ部 ４１．１０３・・・電荷検出部

Claims (5)

【特許請求の範囲】
1. （１）半導体基板上に配置された複数の蓄積ダイオード
   と、 前記複数の蓄積ダイオードに隣接して配置された電荷転
   送部と、 前記複数の蓄積ダイオードと前記電荷転送部との間に配
   置され、該複数の蓄積ダイオードに蓄積された信号電荷
   を該電荷転送部へ読み出すための信号読出し部と、 バイアス電荷を注入・排出するためのバイアス電荷注入
   ・排出ゲート及びダイオードとを備え、前記バイアス電
   荷注入・排出ダイオードを水平方向に隣り合う画素に対
   して共通に設けたことを特徴とする固体撮像装置。
2. （２）隣り合う２つの画素の蓄積ダイオードを、隣り合
   う埋め込みチャネルに挟まれた同一ライン上に配置した
   こと を特徴とする請求項１記載の固体撮像装置。
3. （３）前記半導体基板上に前記信号読出しゲート及び前
   記電荷注入・排出ゲート形成した後、所定の位置にコン
   タクトホールを開孔し、該コンタクトホール中の該半導
   体基板に前記複数の蓄積ダイオードあるいはバイアス電
   荷注入・排出ダイオードを形成すること を特徴とする請求項１記載の固体撮像装置の製造方法。
4. （４）前記複数の蓄積ダイオードあるいは前記バイアス
   電荷注入・排出ダイオードと接続して形成される配線は
   、前記信号読出しゲートあるいは該バイアス電荷注入・
   排出ゲートに形成したコンタクトホールの側壁に絶縁膜
   を形成した後、該配線を設置すること を特徴とする請求項３記載の固体撮像装置の製造方法。
5. （５）半導体基板上に配置された複数の蓄積ダイオード
   と、 前記複数の蓄積ダイオードに隣接して配置された電荷転
   送部と、 前記複数の蓄積ダイオードと前記電荷転送部との間に配
   置され、該複数の蓄積ダイオードに蓄積された信号電荷
   を該電荷転送部へ読み出すための信号読出し部と、 バイアス電荷を注入するためのバイアス電荷注入ゲート
   及びダイオードとを備え、 前記バイアス電荷注入ダイオードを水平方向に隣り合う
   画素に対して共通に設けたこと を特徴とする固体撮像装置。