JPH0312569A - スキャンパス機能を有するlsi - Google Patents

スキャンパス機能を有するlsi

Info

Publication number
JPH0312569A
JPH0312569A JP1147312A JP14731289A JPH0312569A JP H0312569 A JPH0312569 A JP H0312569A JP 1147312 A JP1147312 A JP 1147312A JP 14731289 A JP14731289 A JP 14731289A JP H0312569 A JPH0312569 A JP H0312569A
Authority
JP
Japan
Prior art keywords
circuit
scan
signal
pin
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1147312A
Other languages
English (en)
Inventor
Seiichi Koumae
幸前 成一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1147312A priority Critical patent/JPH0312569A/ja
Publication of JPH0312569A publication Critical patent/JPH0312569A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明はスキャンパス方式を用いたLSIに関し、特に
、スキャンパスデータの戻し機能を有するLSIに関す
る。
[従来の技術] 従来、故障診断にスキャンパス方式を用いたLSIでは
、スキャンモード/通常モード切り換え端子、スキャン
インデータ入力端子1通常モード人力データ端子、クロ
ック人力端子、及びスキャンアウトデータ出力端子を備
えており スキャンモード又は21f1常モ一ド時にス
キャン付レジスタに取り込まれたデータをスキャンモー
ドによりシリアルにスキャンアウトデータ出力端子より
出力している。
[発明が解決しようとする問題点〕 上述のように従来のスキャンパス方式を用いたLSIを
多数用いてパッケージを設計する場合検査容易化のため
LSIのスキャンアウトデータ出力端子を他のLSIの
スキャンインデータ入力端子に接続して多段回路を作り
、大規模なシフトレジスタを構成している。
ところが、上述のパッケージをファンクション試験機を
用いてスキャンモードで検査した際、パッケージが不良
であると、パッケージ内のどのLSIが不良か、さらに
、どのパターンが不良なのかを特定するのに、多大な工
数、高度な論理回路の知識及び不良診断技術が必要にな
ってしまう。
つまり、不良箇所の特定が極めて難しいという問題点が
ある。
本発明の目的はパッケージにした際に不良箇所の特定が
極めて容易なスキャンパス機能を内蔵するLSIを提供
することにある。
[問題点を解決するための手段] 本発明によれば、スキャンインデータをスキャンアウト
データとして格納する複数のスキャンパス付レジスタと
1前記スキヤンインデータを入力するスキャンインデー
タ入力部と、前記スキャンアウトデータを出力するスキ
ャンアウトデータ出力部とを備えるLSIにおいて、前
記スキャンアウトデータを前記スキャンアウトデータ出
力部を介して前記スキャンパス付レジスタの数だけ前記
スキャンインデータ入力部に転送する転送手段と前記ス
キャンアウトデータの転送終了を検出して転送終了信号
を送出する転送検出手段と、該転送信号を受信すると、
前記転送手段を起動する起動手段とを有することを特徴
とするスキャンパス機能を有するLSIが得られる。
[実施例〕 次に 本発明について実施例によって説明する。
第1図を参照して1本発明によるスキャンパス内蔵LS
IIはスキャンパス付レジスタ内蔵回路2及びスキャン
パスデータ戻し回路3を備えている。スキャンパス付レ
ジスタ内蔵回路2ては、試験ビンTESTがハイレベル
となり、クロックビンCLKからクロック信号が入力さ
れると、SFTビンがロウレベルの際 入力ビンINI
、IN2゜IN3. I N 4及びIN5からの入力
信号を取り込む。
一方、SFTピンがハイレベルとなると、SINビンか
らの信号を取り込む。その後、クロックビンCLKから
のクロック信号が5回人力されるとスキャンパス付レジ
スタ14に信号が取り込まれる。
スキャンパスデータ戻し回路3では、パワーオンリセッ
ト回路9による電源のオン(ON)によってカウンター
回路10がリセットされる。レジスタ数一致検出回路1
1はスキャンパス付レジスタ14の数とカウンター回路
10のカウント数とが一致した際、ハイレベルとなり、
それ以外では。
ロウレベルを出力している。SFTビンを71イレベル
、 FEQLILビン、試験ビンTESTをロウレベル
にするとスキャンパスデータ戻しモードとなり、出力制
御素子4のゲートが開かれる。この際、カウンター回路
10はパワーオンリセット回路9によりリセットされて
おり、レジスタ数一致検出回路11は、ロウレベルとな
っている。従って、レジスタ数一致検出による出力制御
回路12はレジスタ数一致検出によってゲートが開き、
スキャナノくス付レジスタ14からの信号がSINビン
に出力される。
次に、クロックビンCLKよりクロック信号を1回人力
すると、クロック制御回路7からレジスタ数一致検出に
よってクロック信号が出力され。
前段のスキャン付レジスタ15からの信号がSINビン
に出力される。その時、カウンター回路10は、1つカ
ウントアツプしている。その後クロックビンCLKより
クロック信号を4回入力するとスキャンパス付レジスタ
16からの信号がSINピンに出力される。さらにクロ
ックCLKよりクロック信号を1回人力するとカウンタ
ー回路10が6となり、レジスタ数一致検出回路11の
出力は、ハイレベルとなる。この時1出力制御回路はレ
ジスタ数一致検出によってそのゲートが閉まりSINピ
ンには、 5OuTピンからの信号が出力される。また
、レジスタ数一致検出によるクロック制御回路7もレジ
スタ数一致検出でそのゲートが閉まり1 クロック信号
を出力できなくなる。さらにB[:QUALビンからは
ロウレベルの信号が出力される。
[発明の効果] 以上説明したように本発明では、スキャンパス機能を釘
するLSIにスキャンパスデータ戻し機能を付加したか
らこのLSIを多数用いてLSIのスキャンアウトデー
タ出力端子及びBEQUAL端子を各々別のLSIのス
キャンインデータ入力端子。
r’EQUAL端子に接続して多段回路を作り、大規模
なシフトレジスタを構成するようにすれば、ファンクシ
ョン試験機で検査を行った時、スキャンインデータ入力
端子ですでにパッケージの各LSIに設定された信号を
読み出すことができるので。
CADからのデータを利用することにより、パッケージ
中のどのLSIが不良かを特定することができ、容易に
不良診断ができる。その結果、大幅に検査工数を削減す
ることができる効果がある。
7・・・クロック制御回路 8・・・クロックバッファ
回路、9・・・パワーオンリセット回路、10・・・カ
ウンター回路、11・・・レジスタ数一致検出回路、1
2・・・出力制御回路、13・・・出力バッファ回路、
14・・・スキャンパス付レジスタ、15・・・スキャ
ンパス付レジスタ、16・・・スキャンパス付レジスタ
【図面の簡単な説明】
第1図は2本発明の一実施例を示すブロック図である。 1・・・スキャンパス内蔵LSI、2・・・スキャンパ
ス付レジスタ内蔵回路、3・・・スキャンパスデータ戻
し回路14・・・出力制御素子、5・・・スキャンパス
データ戻し条件回路、6・・・クロックバッファ回路。

Claims (1)

    【特許請求の範囲】
  1. 1、スキャンインデータをスキャンアウトデータとして
    格納する複数のスキャンパス付レジスタと、前記スキャ
    ンインデータを入力するスキャンインデータ入力部と、
    前記スキャンアウトデータを出力するスキャンアウトデ
    ータ出力部とを備えるLSIにおいて、前記スキャンア
    ウトデータを前記スキャンアウトデータ出力部を介して
    前記スキャンパス付レジスタの数だけ前記スキャンイン
    データ入力部に転送する転送手段と、前記スキャンアウ
    トデータの転送終了を検出して転送終了信号を送出する
    転送検出手段と、該転送信号を受信すると、前記転送手
    段を起動する起動手段とを有することを特徴とするスキ
    ャンパス機能を有するLSI。
JP1147312A 1989-06-09 1989-06-09 スキャンパス機能を有するlsi Pending JPH0312569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1147312A JPH0312569A (ja) 1989-06-09 1989-06-09 スキャンパス機能を有するlsi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1147312A JPH0312569A (ja) 1989-06-09 1989-06-09 スキャンパス機能を有するlsi

Publications (1)

Publication Number Publication Date
JPH0312569A true JPH0312569A (ja) 1991-01-21

Family

ID=15427349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1147312A Pending JPH0312569A (ja) 1989-06-09 1989-06-09 スキャンパス機能を有するlsi

Country Status (1)

Country Link
JP (1) JPH0312569A (ja)

Similar Documents

Publication Publication Date Title
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US7343536B2 (en) Scan based automatic test pattern generation (ATPG) test circuit, test method using the test circuit, and scan chain reordering method
US20080255791A1 (en) Interface to full and reduce pin jtag devices
US5077740A (en) Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing
US9599673B2 (en) Structural testing of integrated circuits
KR910008920B1 (ko) 다중-모우드 카운터 회로망 및 이 회로망의 동작 검사 방법
JPH0769396B2 (ja) 半導体集積回路装置
JP2778443B2 (ja) スキャンパステスト回路の最適化方法
JP4549701B2 (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
JPH0312569A (ja) スキャンパス機能を有するlsi
JP2874248B2 (ja) 診断用スキャンパス付き電子回路
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
JP3275952B2 (ja) ディジタル論理回路のテスト回路
JPH06186306A (ja) 論理回路
JP3904737B2 (ja) 半導体装置及びその製造方法
JPH0389178A (ja) 半導体集積回路
JPH0210178A (ja) 論理回路
JP2944325B2 (ja) スキャンパス診断回路
JPS6161428B2 (ja)
JPH0450783A (ja) スキャンパスデータ戻し機能内蔵lsi
KR20040001334A (ko) 스캔 플립플롭을 구비한 반도체 집적 회로
JP2003172768A (ja) 集積回路
JPH01248074A (ja) 診断容易化回路を有するlsi
JP3544415B2 (ja) 半導体集積回路及び検査系列生成方法
JPH0949863A (ja) 半導体集積回路装置の故障検査方法