JPH03125209U - - Google Patents
Info
- Publication number
- JPH03125209U JPH03125209U JP3439290U JP3439290U JPH03125209U JP H03125209 U JPH03125209 U JP H03125209U JP 3439290 U JP3439290 U JP 3439290U JP 3439290 U JP3439290 U JP 3439290U JP H03125209 U JPH03125209 U JP H03125209U
- Authority
- JP
- Japan
- Prior art keywords
- output
- group
- inverted output
- latch
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims 2
- 230000001960 triggered effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Description
第1図は本考案に係るデジタルオシロスコープ
における最大・最小検出回路の一実施例を示す構
成図、第2図は動作説明用のタイムチヤート、第
3図および第4図は従来の最大・最小検出回路の
原理ブロツク図である。 10……コンパレータ群、20……ラツチ群、
60……第1のフリツプフロツプ群、70……第
2のフリツプフロツプ群、801……第1のプラ
イオリテイエンコーダ、802……第2のプライ
オリテイエンコーダ、901……第1のメモリ、
902……第2のメモリ。
における最大・最小検出回路の一実施例を示す構
成図、第2図は動作説明用のタイムチヤート、第
3図および第4図は従来の最大・最小検出回路の
原理ブロツク図である。 10……コンパレータ群、20……ラツチ群、
60……第1のフリツプフロツプ群、70……第
2のフリツプフロツプ群、801……第1のプラ
イオリテイエンコーダ、802……第2のプライ
オリテイエンコーダ、901……第1のメモリ、
902……第2のメモリ。
Claims (1)
- 【実用新案登録請求の範囲】 アナログ入力信号をそれぞれ異なる比較値と個
別に比較してそれぞれ2値化データとして出力す
るする複数個のコンパレータからなるコンパレー
タ群と、 前記各コンパレータの出力データをADクロツ
ク入力ごとにラツチし、非反転出力と反転出力を
送出する複数個のラツチより構成されたラツチ群
と、 このラツチ群の各ラツチの非反転出力を個別に
受け、その非反転出力の立ち上がりで出力がHI
GHレベルに変化する複数個のエツジトリガ型の
フリツプフロツプからなる第1のフリツプフロツ
プ群と、 前記ラツチ群の各ラツチの反転出力を個別に受
け、その反転出力の立ち上がりで出力がHIGH
レベルに変化する複数個のエツジトリガ型のフリ
ツプフロツプからなる第2のフリツプフロツプ群
と、 前記第1のフリツプフロツプ群の出力の最大値
を求める第1のプライオリテイエンコーダと、 前記第2のフリツプフロツプ群の出力の最大値
を求める第2のプライオリテイエンコーダと、 前記ADクロツク入力開始時より所定の期間後
に与えられるメモリライト信号により、前記第1
および第2のプライオリテイエンコーダの値を記
憶する第1および第2のメモリ を具備し、ある特定期間中のアナログ入力信号の
最大値と最小値が前記第1および第2のメモリに
格納されるように構成したことを特徴とする最大
・最小検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3439290U JPH079046Y2 (ja) | 1990-03-30 | 1990-03-30 | 最大・最小検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3439290U JPH079046Y2 (ja) | 1990-03-30 | 1990-03-30 | 最大・最小検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03125209U true JPH03125209U (ja) | 1991-12-18 |
JPH079046Y2 JPH079046Y2 (ja) | 1995-03-06 |
Family
ID=31538824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3439290U Expired - Lifetime JPH079046Y2 (ja) | 1990-03-30 | 1990-03-30 | 最大・最小検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH079046Y2 (ja) |
-
1990
- 1990-03-30 JP JP3439290U patent/JPH079046Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH079046Y2 (ja) | 1995-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4128830A (en) | Apparatus for providing a compensation signal for individual light sensors arranged in a predetermined relation | |
CN114417758A (zh) | 基于数据比较进行时钟门控的触发单元 | |
EP0393716B1 (en) | Delay circuit | |
JPH03125209U (ja) | ||
JPH04134269A (ja) | グリッチ検出装置 | |
KR940009099B1 (ko) | 마이크로 프로세서 | |
US4689575A (en) | Clock synchronization circuit for a computer timer | |
Chau et al. | A multi-channel time-to-digital converter chip for drift chamber readout | |
US5008673A (en) | Digital to analog converter enhancing conversion precision | |
JPS61214820A (ja) | タイミング信号発生器 | |
JPS6333376Y2 (ja) | ||
JPH04250721A (ja) | Ad変換器 | |
KR850001100B1 (ko) | 잡음 제거회로 | |
JP2024054633A (ja) | アナログデジタル変換器 | |
JPH0733174Y2 (ja) | デジタルデータのピーク検出・読み出し回路 | |
JP2704063B2 (ja) | Ccdイメージセンサ制御回路 | |
SU1599892A1 (ru) | Устройство дл записи-воспроизведени аналоговых сигналов | |
SU1197085A1 (ru) | Устройство дл кодировани звуковых сигналов с инерционным компандированием | |
JPH028485B2 (ja) | ||
JPS5839222A (ja) | デ−タ遅延回路 | |
JPS61105959U (ja) | ||
JPH0186723U (ja) | ||
JPS6435425U (ja) | ||
JPH05256879A (ja) | ピーク検出回路 | |
JPS6430933U (ja) |