JPH03117048A - 受信データ処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ハイレベルデータリンク手順を用いたデータ
を受信する受信データ処理回路に係わり、特に受信デー
タの終了処理に改良を行った受信データ処理回路に関す
る。

〔従来の技術〕

ハイレベルデータリンク　（ＨＤＬＣ）手順は、例えば
コンピュータ間通信の手順として適したものであり、伝
送効率や信頼性等に優れている。このＨＤＬＣ手順を用
いたデータを受信する従来の受信データ処理回路は、受
信データの処理に要するクロックとして、受信データの
クロックレートと同一のものを用いるようになっていた
。

〔発明が解決しようとする課題〕

このように従来の受信データ処理回路では、受信データ
と同一のクロックレートのクロックを使用していた。こ
れは、終了フラグを受信した後の終了処理についても同
様であり、終了処理に長時間がかかる原因となっていた
。

そこで本発明の目的は、ＨＤＬＣ手順を用いたデータを
受信した場合にも終了処理を短縮することのできる受信
データ処理回路を提供することにある。

〔課題を解決するための手段〕

本発明では、（ｉ）ハイレベルデータリンク手順を用い
た受信データのクロックレートと同一の周波数の第１の
クロックを発生する第１のクロック発生回路と、（ｉｉ
）この第１のクロックよりも周波数の高い第２のクロッ
クを発生する第２のクロック発生回路と、（ｉｉｉ）受
信データ中の終了フラグの受信によって終了処理を行っ
ているときこれを表わした終了処理中信号を出力する終
了処理中信号出力手段と、（ｉｖ）この終了処理中信号
が出力されていないときは第１のクロックを、終了処理
中信号が出力されているときには第２のクロックをそれ
ぞれ使用クロックとして選択するクロック選択手段とを
受信データ処理回路に具備させる。

すなわち本発明では、クロックを第１のクロックと第２
のクロックの２種類用意し、通常は受信データのクロッ
クレートと同一の第１のクロックを使用し、終了フラグ
を受信した後の終了処理では第１のクロックよりも周波
数の高い第２のクロックを使用することにして、終了処
理のスピードを向上させる。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は本発明の一実施例における受信データ処理回路
の構成を表わしたものである。この受信データ処理回路
は、図示しない伝送路との間に設けられたインターフェ
ース回路（Ｉ／Ｆ）１１を備えており、受信データはこ
の回路を経て受信データ処理部１２に入力されるように
なっている。

受信データ処理部１２は、ＨＤＬＣ手順によって受信デ
ータの処理を行う回路であり、その出力側にはメモリ１
３とＤＭＡＣ（直接メモリアクセスコントローラ）１４
が配置されている。受信データは、ＤＭＡＣ１４による
ＤＭＡ転送によってメモリ１３に転送されるようになっ
ている。

この受信データ処理回路は、第１のクロック発生回路１
５と第２のクロック発生回路１６の２つのクロック発生
回路を備えている。第１のクロック発生回路１５は、受
信データのクロックレートと同一の周波数、例えば１６
ＫＨｚの第１のクロック１７を発生する回路である。第
２のクロック発生回路１６は、システムクロックとして
例えば８　Ｍ　Ｈｚの第２のクロック１８を発生させる
。

第１のクロック１７と第２のクロック１８はクロック切
替回路１９に供給される。クロック切替回路１９には、
受信データ処理部１２から終了フラグ受信信号２１が供
給されるようになっており、これに応じて一方のクロッ
クが選択され、受信データ用クロック２２として受信デ
ータ処理部１２に供給されるようになっている。第２の
クロック１８は、図示していないＣＰＵ　（中央処理装
置）と受信データ処理部１２の間でデータの処理を行う
ためのクロックとして受信データ処理部１２にも供給さ
れるようになっている。

以上のような受信データ処理回路の動作を次に説明する
。

クロック切替回路１９は初期状態において第１のクロッ
ク発生回路１５から出力される第１のクロック１７を選
択し、これを受信データ用クロック２２として受信デー
タ処理部１２に供給している。インターフェース回路１
１から受信データ処理部１２に受信データが供給される
と、１６ＫＨ２の第１のクロック１７によって受信デー
タの処理が行われる。受信データ処理部１２で終了フラ
グが検出されると、終了フラグ受信信号２１がクロック
切替回路１９供給される。クロック切替回路１９では、
受信データの処理の進行等に合わせて所定のタイミング
で第１のクロック１７を第２のクロック１８に切り替え
、これを受信データ用クロック２２として受信データ処
理部１２に供給する。この切り替えによって受信データ
用クロック２２はその周波数が１６ＫＨｚから８ＭＨｚ
に切り替わる。

今、受信データの終了処理に２クロツクを必要するとす
れば、受信データ用クロック２２が第１のクロックの場
合、その周波数は１６ＫＨｚなので１２５μｓを必要と
することになる。ところが、受信データ用クロック２２
が第２のクロックに切り替わったこの状態では、その周
波数が８Ｍ　Ｈｚに変更されているので、終了処理の所
要時間は２５０ｎＳで完了することになる。

終了フラグ受信信号２１が発生してから所定の時間が経
過して終了処理が完了すると、クロック切替回路１９は
再び初期状態に戻り、第１のクロック１７を選択するこ
とになる。

以上説明した実施例では、受信データの処理以外に使用
するシステムクロックを第２のクロックとして共用した
ので、この第２のクロックのために特別のクロック発生
回路を設ける必要がないという利点がある。もちろん、
第２のクロック専用のクロック発生回路を用意すること
も可能である。

〔発明の効果〕

このように本発明によれば、受信データのクロックレー
トと同一のクロックとこれよりも周波数の高いクロック
の２種類を用意したので、受信データの終了処理を短時
間で行うことが可能になり、一定時間の間に転送を可能
とするデータ長をより長くすることができるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例にふける受信データ処理回路
の回路構成を示すブロック図である。 １２・・・・・・受信データ処理部、 １５・・・・・・第１のクロック発生回路、１６・・・
・・・第２のクロック発生回路、１７・・・・・・第１
のクロック、 １８・・・・・・第２のクロック、 １９・・・・・・クロック切替回路、 ２１・・・・・・終了フラグ受信信号、２２・・・・・
・受信データ用クロック。

Claims (1)

1. 【特許請求の範囲】 　ハイレベルデータリンク手順を用いた受信データのク
   ロックレートと同一の周波数の第１のクロックを発生す
   る第１のクロック発生回路と、この第１のクロックより
   も周波数の高い第２のクロックを発生する第２のクロッ
   ク発生回路と、前記受信データ中の終了フラグの受信に
   よって終了処理を行っているときこれを表わした終了処
   理中信号を出力する終了処理中信号出力手段と、この終
   了処理中信号が出力されていないときは第１のクロック
   を、終了処理中信号が出力されているときには第２のク
   ロックをそれぞれ使用クロックとして選択するクロック
   選択手段 とを具備することを特徴とする受信データ処理回路。