JPH03111569A - 堆積膜形成法 - Google Patents

堆積膜形成法

Info

Publication number
JPH03111569A
JPH03111569A JP1250015A JP25001589A JPH03111569A JP H03111569 A JPH03111569 A JP H03111569A JP 1250015 A JP1250015 A JP 1250015A JP 25001589 A JP25001589 A JP 25001589A JP H03111569 A JPH03111569 A JP H03111569A
Authority
JP
Japan
Prior art keywords
film
substrate
deposited
gas
reaction tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1250015A
Other languages
English (en)
Other versions
JP2781223B2 (ja
Inventor
Shigeyuki Matsumoto
繁幸 松本
Atsushi Ikeda
敦 池田
Kazuaki Omi
近江 和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1250015A priority Critical patent/JP2781223B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to DE69026178T priority patent/DE69026178T2/de
Priority to US07/587,844 priority patent/US5134092A/en
Priority to SG1996006855A priority patent/SG43276A1/en
Priority to AT90310501T priority patent/ATE136159T1/de
Priority to EP90310501A priority patent/EP0420590B1/en
Priority to KR1019900015297A priority patent/KR940004443B1/ko
Priority to PT95435A priority patent/PT95435B/pt
Priority to MYPI90001666A priority patent/MY107409A/en
Publication of JPH03111569A publication Critical patent/JPH03111569A/ja
Application granted granted Critical
Publication of JP2781223B2 publication Critical patent/JP2781223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、堆積膜形成法に関し、特に半導体集積回路装
置等の配線に好ましく適用できるタングステン(W)堆
積膜の形成法に関するものである。
[従来の技術] 従来、半導体を用いた電子デバイスや集積回路において
、電極や配線には主にアルミニウム(A℃)が用いられ
てきた。ここで、八1は廉価で電気伝導度が高く、また
表面に緻密な酸化膜が形成されるので、内部が化学的に
保護されて安定化することや、Siとの密着性が良好で
あることなど、多くの利点を有している。
ところで、LSI等の集積回路の集積度が増大し、配線
の微細化や多層配線化などが近年特に必要とされるよう
になってきたため、従来のA1配線に対してこれまでに
ない厳しい要求が出されるようになってきている。集積
度の増加による寸法微細化に伴って、LSI等の表面は
酸化、拡散、薄膜堆積、エツチングなどにより凹凸が激
しくなフている0例えば電極や配線金属は段差のある面
上へ断線なく堆積されたり、径が微小でかつ深いピアホ
ール中へ堆積されなければならない。4Mbitや16
MbitのDRAM (ダイナミックRAM)などでは
、へ1等の金属を堆積しなければならないピアホールの
アスペクト比(ピアホール深さ÷ピアホール直径)は1
.0以上であり、ピアホール直径自体も1μ層以下とな
る。従って、アスペクト比の大きいピアホールにもA1
を堆積できる技術が必要とされる。
特に、5in2等の絶縁膜の下にあるデバイスに対して
確実な接続を行うためには、成膜というよりむしろデバ
イスのピアホールのみを穴埋めするようにA1を堆積す
る必要がある。
そして八1は融点が660℃と低いことやエレクトロマ
イグレーションに弱い点あり、AJ2に代わる配線材料
の1つとしてWが検討されている。
Wの堆積膜形成法としては、原料ガスとじてWF、を用
い、基板の構成原子である57との還元反応によりWを
SN基板上に堆積させるCVD法が提案されている。
しかしながら、この方法では基板との反応である為、W
膜がSi基板上を覆ってしまうと選択性が劣化すること
や、Si基板を侵食してしまうことを避けられない、堆
積速度はせいぜい30〜50人/minであり膜厚も安
定なものとしては2000人〜3000人程度が限界と
なる。また、FによるSi基板とW膜との界面の汚染と
いう問題も残されている。加えて、膜の均一性について
も改善の余地が多分にある。
しかしながら、Wは融点が3410℃と高い為に配線材
料として用いれば、半導体装置の製造プロセスにおいて
後工程での高温処理可能という利点があり、この利点は
すてがたいものであった。
[発明が解決しようとする課題] 以上のように、近年より高集積化が望まれている半導体
の技術分野において、高集積化され、かつ高性能化され
た半導体装置を廉価に提供するためには、改善すべき余
地が多く存在していた。
本発明は、上述した技術的課題に鑑みてなされたもので
あり、導電体として良質なW膜を制御性良く形成し得る
堆積膜形成法を提供することを目的とする。
本発明の別の目的は、基体を損傷することなく、平坦で
緻密な膜を厚く形成することのできる堆積膜形成法を提
供することにある。
本発明の他の目的は、小さなピアホール内にも良質のW
を堆積することのできる堆積膜形成法を提供することに
ある。
本発明のさらに他の目的は、バリアメタルとして特性の
良い堆積膜を形成することのできる堆積膜形成法を提供
することにある。
本発明のさらに他の目的は、Wのシリサイド化の容易な
堆積膜を形成できる堆積膜形成法を提供することにある
[課題を解決するための手段] かかる目的を達成するために本発明堆積膜形成方法は、 (a)電子供与性の表面を有する基体を堆積膜形成用の
空間に配する工程、 (b)タングステン原子を含む化合物のガスと水素ガス
とを前記堆積膜形成用の空間に導入する工程、および (c)タングステン膜を前記電子供与性の表面に形成す
る工程を有することを特徴とする。
[作 用〕 上記基体の表面(A)に対して、Wを含む化合物のガス
(原料ガス)と水素ガスとの反応系においてWは単純な
熱反応のみで堆積する。すなわち、例えば原料ガスとし
てのW (CH3) 8および反応ガスしての■2を含
んだ混合気体が、w (CH3) aの分解温度以上の
適切な温度範囲に加熱された基体上に供給され、上記空
間内の圧力を適切に定めることにより、表面上にWが析
出し、連続膜が形成されてこれが成長する。従って、低
抵抗、緻密かつ平坦なW膜を基体上に選択的に堆積させ
ることができる。
[実施例] 以下、図面を参照しながら本発明の好適な実施態様につ
いて説明する。
本発明においては、導電性堆積膜として良質のW膜を基
体上に堆積させるためにCVD法を用いるものである。
すなわち、堆積膜の構成要素となる原子を少なくとも1
つ含む原料ガスとして有機金属であるW (II:Hs
) aと反応ガスとしてH2を使用し、これらの混合ガ
スによる気相成長により基体上にW膜を形成する。
本発明の適用可能な基体は、Wの堆積する表面を形成す
るための電子供与性を有する材料を用いる。
この電子供与性について以下詳細に説明する。
電子供与性材料とは、基体中に自由電子が存在している
か、もしくは自由電子を意図的に生成せしめたかしたも
ので、例えば基体表面上に付着した原料ガス分子との電
子授受により化学反応が促進される表面を有する材料を
いう。例えば、一般に金属や半導体がこれに相当する。
金属もしくは半導体表面に薄い酸化膜が存在しているも
のも含まれる。それは基体と付着原料分子間で電子授受
により化学反応が生ずるからである。
具体的には、単結晶シリコン、多結晶シリコン、非晶質
シリコン等の半導体、III族元素としてのGa、In
、 Al1と■族元素としてのP、As、Nとを組合せ
て成る二元系もしくは三元系もしくは四元系III −
V族化合物半導体、タングステン、モリブデン、タンタ
ル、タングステンシリサイド、チタンシリサイド、アル
ミニウム、アルミニウムシリコン、チタンアルミニウム
、チタンナイトライド。
銅、アルミニウムシリコン銅、アルミニウムパラジウム
、チタン、モリブデンシリサイド、タンクルシリサイド
等の金属1合金およびそれらのシリサイド等を含む。
このような構成の基体に対して、Wは原料ガスとH2と
の反応系において単純な熱反応のみで堆積する0例えば
Ill (CHs) aと■2との反応系における熱反
応は基本的に W (C)13) 6 + 4H2→W↓+6CH4t
 + H2↑と考えられる。
第1図は本発明を適用可能な堆積膜形成装置を示す模式
図である。
ここで、1はW膜を形成するための基体である。基体1
は、同図に対して実質的に閉じられた堆積膜形成用の空
間を形成するための反応管2の内部に設けられた基体ホ
ルダ3上に載置される。
反応管2を構成する材料としては石英が好ましいが、金
属製であってもよい。この場合には反応管を冷却するこ
とが望ましい。また、基体ホルダ3は金属製であり、載
置される基体を加熱できるようにヒータ4が設けられて
いる。モしてヒータ4の発熱温度を制御して基体温度を
制御することができるよう構成されている。
ガスの供給系は以下のように構成されている。
5はガスの混合器であり、原料ガスと反応ガスとを混合
させて反応管2内に供給する。6は原料ガスとして有機
金属を昇華させるために設けられた原料ガス昇華器であ
る。
本発明において用いる有機金属は室温で固体状であるの
で、昇華器6内で加熱しキャリアガス中へ有機金属の飽
和蒸気となし、混合器5へ導入する。昇華器はiao℃
±10℃、配管、混合器51反応管2は170℃±10
℃に加熱しておく。
排気系は以下のように構成される。
7はゲートバルブであり、堆積膜形成前に反応管2内部
を排気する時など大容量の排気を行う際に開かれる。8
はスローリークバルブであり、堆積膜形成時の反応管2
内部の圧力を調整する時など小容量の排気を行う際に用
いられる。9は排気ユニットであり、ターボ分子ポンプ
等の排気用のポンプ等で構成される。
基体1の搬送系は以下のように構成される。
1oは堆積膜形成前および堆積膜形成後の基体を収容可
能な基体搬送室であり、バルブ11を開いて排気される
。12は搬送室を排気する排気ユニットであり、ターボ
分子ポンプ等の排気用ポンプで構成される。
バルブ13は基体1を反応室と搬送空間で移送する時の
み開かれる。
第1図に示すように、原料ガスを生成するために昇華室
6においては、180℃に保持され、W(C[s)aに
対しキャリアガスとしてのH2もしくはAr(もしくは
他の不活性ガス)を流し、気体状W(CH3)6を生成
し、これを混合器5に輸送する。
反応ガスとしてのH2は別経路から混合器5に輸送され
る。ガスはそれぞれその分圧が所望の値となるように流
量が調整されている。
このような原料ガスおよび反応ガスを用い、基板温度3
00〜800℃で形成された膜は、オーシュ電子分光法
や光電子分光法による分析の結果、この膜には炭素や酸
素のような不純物の混入が認められない。
また、形成された堆積膜の抵抗率は、膜厚400人では
室温で8〜10μΩ・cmと良好であり、連続かつ平坦
な膜となる。また、膜厚1μmであっても、その抵抗率
はやはり室温で略々8〜1oμΩ・cmとなり、厚膜で
も十分に緻密な膜が形成される。可視光波長領域におけ
る反射率も略々80%であり、表面平坦性にすぐれた薄
膜を堆積させることができる。
基体温度としては、Wを含む原料ガスの分解温度以上、
かつ800℃以下が望ましい。800℃を越えるとメチ
ル基の分解の可能性が生ずる。具体的には基体温度30
0〜500℃が望ましく、この条件で堆積を行った場合
、W (CH3) 6分圧が10−4〜10すTorr
のとき堆積速度は100人/分〜200人/分と非常に
大きく、超LSI用W堆積技術として十分大きい堆積速
度が得られる。
さらに好ましくは基体温度35(1℃〜450℃であり
、この条件で堆積したW膜は配向性も強く、後工程にお
ける酸化耐性に優れている。
第1図示の装置では、1回の堆積において1枚の基体に
しかWを堆積することができない。略々200人/分の
堆積速度は得られるが、多数枚の堆積を短時間で行うた
めには不十分である。
この点を改善する堆積膜形成装置と17では、多数枚の
ウェハを同時に装填してWを堆積することのできる減圧
CvD装置がある。本発明によるW堆積は加熱された電
子供与性基体表面での表面反応を用いているため、ホッ
トウォール型減圧CVD法であれば* (C)Is) 
eとH2によりWを堆積させることができる。
反応管圧力は0.05〜760Torr、望ましくは0
.1〜0.8Torr 、基体温度は300℃〜800
℃、望ましくは350℃〜450℃、W (CH3) 
8分圧は反応管内圧力のlXl0”’倍〜1.3 Xl
0−’倍であり、Wが電子供与性基体上にのみ堆積する
第2図はかかる本発明を適用可能な堆積膜形成装置を示
す模式図である。
57はW膜を形成するための基体である。50は周囲に
対して実質的に閉じられた堆積膜形成用の空間を形成す
る石英製の外側反応管、51は外側反応管50内のガス
の流れを分離するために設置される石英製の内側反応管
、54は外側反応管50の開口部を開閉するための金属
製のフランジであり、基体57は内側反応管51内部に
設けられた基体保持具56内に設置される。なお、基体
保持具5Bは石英製とするのが望ましい。
また、本装置はヒータ部59により基体温度を制御する
ことができる。反応管50内部の圧力は、ガス排気口5
3を介して結合された排気系によって制御できるように
構成されている。
また、原料ガスは第1図に示す装置と同様に、第1のガ
ス系、第2のガス系および混合器を有しくいずれも図示
せず)、原料ガスは原料ガス導入ライン52より反応管
50内部に導入される。また、第1のガス系、混合器お
よび原料ガス導入ライン52は加熱機構を有する。原料
ガスは、第2図中矢印58で示すように、内側反応管5
1内部を通過する際、基体57の表面において反応し、
Wを基体表面に堆積する。反応後のガスは、内側反応管
51と外側反応管50とによって形成される間隙部を通
り、ガス排気口53から排気される。
基体の出し入れに際しては、金属製フランジ54をエレ
ベータ(図示せず)により基体保持具56゜基体57と
ともに降下させ、所定の位置へ移動させて基体の着脱を
行う。
かかる装置を用い、前述した条件で堆積膜を形成するこ
とにより、装置内の総てのウェハにおいて良質なW膜を
同時に形成することができる。
上述したように本発明にもとづくW成膜方法によって得
られた膜は緻密であり炭素等の不純物含有量がきわめて
少なく抵抗率も低く且つ表面平滑度の高い特性を有する
ため以下に述べる顕著な効果が得られる。
■抵抗率低減 従来Wは融点が3410℃と高く、後工程の熱処理の影
響をうけにくいという利点を有していたが、スパッタ法
で18〜30μΩcm、CVD法で約10μΩcn+と
抵抗率が大きかった。
本発明による堆積法を用いると8〜9μΩcmの低抵抗
率Wが得られた。且つ厚膜化も容易である。
■堆積速度向上 従来の堆積速度は30〜50人/分であったのに対し、
本発明による堆積法を用いると最大200人/分の堆積
速度が得られた。
また第2図に示す装置を用いることにより250枚の大
量処理が同時に行なうことができた。
■コンタクトホール内埋込み 本発明は基本的に電子供与性基体上でのW (CH3)
 8とH2の表面反応である。
ピアホール(コンタクトホール)内部にWが完全に充填
され、ピアホール内のWの抵抗率は10μΩcmと充分
に低いものであった。
■表面平滑性の向上(配線のバターニング性向上) 従来、金属薄膜の表面の粗さは配線のパターニング工程
においてマスクと基体用のアライメント工程およびエツ
チング工程において不都合を及ぼしていた。
つまり従来のスパッタ法にょるWおよびCVD法による
W膜の表面には数百〜数千人に及ぶ凹凸があり表面モル
フォロジーが悪く、そのため1)アライメント信号が表
面で乱反射を生じ、そのため雑音レベルが高くなり本来
のアライメント信号を識別できない。
2)大きな表面凹凸をカバーするため、レジスト膜厚を
大きくとらねばならず微細化に反する。
3)表面モルフォロジーが悪いとレジスト内部反射によ
るハレーションが極部的に生じ、レジスト残りが生ずる
4)表面モルフォロジーが悪いとその凹凸に準じて配線
エツチング工程で側壁がギザギサになってしまう等の欠
点をもっていた。
本発明によると形成されたl膜の表面モル7オロジーが
画期的に改善され、上述の欠点は全て改善される。
(実施例工) まずW成膜の手順は次の通りである。第1図に示した装
置を用い、排気設備9により、反応管2内を略々I X
 10−’Tnrrに耕苛する−ただし反応管2内の真
空度は1 x 10−’Torrより悪くてもWは成膜
する。
Siウェハを洗浄後、搬送室10を大気圧に解放しSi
ウェハを搬送室に装填する。搬送室を略々1×10−’
Torrに排気し、その後ゲートバルブ13を開はウェ
ハをウェハホルダー3に装着する。
ウェハをウェハホルダー3に装着した後、ゲートバルブ
13を閉じ、反応室2の真空度が略々1×XO−’To
rrになるまで排気する。
本実施例では第1のガスラインからW (CTo) s
を供給する。 ’II (C113) eラインのキャ
リアガスはH3を用いた。第2のガスラインはH2用と
する。第1のガスライン全体、混合器および反応管を1
70℃に加熱し、昇華器を180℃に加熱する。
第2ガスラインからH2を流し、スローリークバルブ8
の開度を調整して反応管2内の圧力を所定の値にする。
本実施例における典型的圧力は略々1.0Torrとす
る。その後ヒータ4に通電しクエへを加熱する。ウェハ
温度が所定の温度に到達したン8.  W/l’:R,
1,−7−/ン上n W/rlJj −G F 17%
JFr)8八J人する。全圧は略々1.OTorrであ
り、W (CHs) s分圧を略々1.Ox 10−’
Torrとする。W (CHs) eを反応管2に導入
するとWが堆積する。所定の堆積時間が経過した後、W
 (C)Is) sの供給を停止する0次にヒータ4の
加熱を停止し、クエへを冷却するa H2ガスの供給を
止め反応管内を排気した後、ウェハを搬送室に移送し、
搬送室のみを大気圧にした後ウェハを取り出す0以上が
W成膜手順の概略である。
次に本実施例における試料作製を説明する。
Si基体(N型1〜2Ωcod)を水素燃焼方式(H2
:3[八、o2: 2fL/M)により1000℃の温
度で熱酸化を行なった。
膜厚は7000人±500人であり、屈折率は1.46
であった。このSt基体全面にホトレジストを塗布し、
露光機により所望のパターンを焼きつける。
パターンは0.25μta xQ、25μra 〜1(
10pm X100μmの各種の孔が開孔する様なもの
である。ホトレジストを現像後反応性イオンエツチング
(RIE)等でホトレジストをマスクとして下地のSi
n、をエツチングし、部分的に基体Siを露出させた。
このようにして0.25μm xO,25μm 〜10
0 /Jlll X100μmの各種の大きさの5i0
2の孔を有する試料を用意し、前述した手順に従って 全圧      1.OTorr W (CH3) s分圧  1.OX 10−’Tor
rなる条件でW膜を堆積した。
基板温度を変化して堆積したW膜を各種の評価方法を用
いて評価した。その結果を表1に示す。
(以下余白) 上記試料において300℃〜450℃の温度範囲におい
て抵抗率の低い、平坦な実用的な堆積速度のW膜を得る
ことができた。
(実施例2) 本実施例は第1のガスラインw (CH3) sのキャ
リアガスとして^「を用いた。
実施例1と同様の手順に従い 全圧     1.OTorr w (C)+3) a分圧 1.Ox 10−’Tor
rなる条件でWを堆積した。
このようにして堆積したW膜は実施例1と同様の結果を
得た。
(実施例3) 51基体を熱酸化したものを用意し全面に従来の減圧C
vDを用いてポリシリコンを堆積する。
上記試料を第1図に示した装置で実施例1と同様の手順
、同様の設定でWを堆積した。
堆積膜は実施例1と同様の膜質を有した。この試料を9
00℃N2雰囲気の熱処理を行うことでタングステンの
シリサイド化(SiとWの合金化)を行なったところ3
0μΩcmの抵抗率を有する酸化特性に優れた低抵抗の
タングステンシリサイドが得られた。
(実施例4) 第2図に示した減圧CvO装置を用いて以下に述べるよ
うな構成の基体にW膜を形成した。
電子供与性である第1の基体表面材料としての単結晶シ
リコン表面に選択的に10”co+−’のリンを拡散さ
せ、その上に熱酸化5in2膜を形成し、−数的なフォ
トリソグラフィー工程によりバターニングを行い、単結
晶シリコン表面を部分的に露出させた。
この時の熱酸化Sin、膜の膜厚は8000人、単結晶
シリコンの露出部即ち開口の大きさは0.8μm×0.
8μmであった。このようにしてサンプルを準備した。
これらのサンプルを第2図に示した減圧CVt1 装置
に入れ、同一バッヂ杓でW膜を成膜した。成膜条件は反
応管圧力0.3Torr、1l(CHs)s分圧1.0
×10−’Torr、基体温度3基体温度3股0る。
このような条件で成膜した結果、バターニングを施した
サンプルに関しては全てW膜の堆積が起こり、8000
人の深さの開口部を完全に埋めつくした。W膜の膜質は
実施例1で示した基体温度350℃のものと同一の性質
を示し非常に良好であった。
さらにシリコンのリン拡散した領域と堆積したW膜との
コンタクト抵抗がlXl0−’〜5 X 10−’Ωc
I112が得られた。また、8000人の深さに800
0A x8000人の開孔を設けたため、アスペクト比
は!であり単純にホール内Wの抵抗率を求めるとlOμ
Ωcmであった。
つまりバリアメタル等をピアホール内に設置することな
くピアホール内がWで充填されかつ良好なコンタクト抵
抗およびホール内抵抗を得ることができた。
またWF8を用いたCVDで見られるようなピアホール
底部つまりSi面の侵食およびFによるコンタミネーシ
ョンはまったく観られなかった。
(実施例5) 実施例1の手順にしたがい 全圧      1.0TOrr 基板温度    400℃ w (cHs) s分圧  1.O X 10−’To
rrなる条件下で 第3のガスラインにより5i2H.を分圧lXl0−’
Torrになるように反応管に導入し、W ((:H3
) aとH2の反応中にStが混入するように設定した
堆積膜はWSi(タングステンシリサイドつまりWとS
lの合金)であり抵抗率は60μΩcatであった。
実施例3で行なった結果よりも抵抗値は大きいが低温で
WSlが形成されかつMOSトランジスターを作製する
上では充分なWSlが得られた。
[発明の効果コ 以上説明したように、本発明によれば、低抵抗,緻密,
かつ平坦なW膜を基体上に堆積させることができた。
【図面の簡単な説明】
第1図は本発明を適用可能な堆積膜形成装置の一例を示
す模式図、 第2図は本発明を適用可能な堆積膜形成装置の他の例を
示す模式図である。 l・・・基体、 2・・・反応管、 3・・・基体ホルダ、 4・・・ヒータ、 5・・・混合器、 6・・・昇華器、 7・・・ゲートバルブ、 8・・・スローリークバルブ、 9・・・排気ユニット、 10・・・搬送室、 11・・・バルブ、 12・・・排気ユニット、 50・・・石英製外側反応管、 51・・・石英製内側反応管、 52・・・原料ガス導入ライン、 53・・・ガス排気口、 54・・・金属製フランジ、 5B・・・基体係持具、 57・・・基体、 58・・・ガスの流れ、 59・・・ヒータ部。

Claims (1)

  1. 【特許請求の範囲】 1)(a)電子供与性の表面を有する基体を堆積膜形成
    用の空間に配する工程、 (b)タングステン原子を含む化合物のガスと水素ガス
    とを前記堆積膜形成用の空間に導入する工程、および (c)タングステン膜を前記電子供与性の表面に形成す
    る工程を有することを特徴とする堆積膜形成法。
JP1250015A 1989-09-26 1989-09-26 堆積膜形成法 Expired - Fee Related JP2781223B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP1250015A JP2781223B2 (ja) 1989-09-26 1989-09-26 堆積膜形成法
US07/587,844 US5134092A (en) 1989-09-26 1990-09-25 Process for forming deposited film and process for producing semiconductor device
SG1996006855A SG43276A1 (en) 1989-09-26 1990-09-25 Process for forming deposited film and process for producing semiconductor device
AT90310501T ATE136159T1 (de) 1989-09-26 1990-09-25 Verfahren zum herstellen einer abgeschiedenen schicht, und verfahren zum herstellen einer halbleitervorrichtung
DE69026178T DE69026178T2 (de) 1989-09-26 1990-09-25 Verfahren zum Herstellen einer abgeschiedenen Schicht, und Verfahren zum Herstellen einer Halbleitervorrichtung
EP90310501A EP0420590B1 (en) 1989-09-26 1990-09-25 Process for forming deposited film and process for producing semiconductor device
KR1019900015297A KR940004443B1 (ko) 1989-09-26 1990-09-26 퇴적막의 형성법 및 반도체 장치의 제조법
PT95435A PT95435B (pt) 1989-09-26 1990-09-26 Processo de producao de uma pelicula depositada e de um dispositivo semicondutor
MYPI90001666A MY107409A (en) 1989-09-26 1990-09-26 Process for forming deposited film and process for producing semiconductor device.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1250015A JP2781223B2 (ja) 1989-09-26 1989-09-26 堆積膜形成法

Publications (2)

Publication Number Publication Date
JPH03111569A true JPH03111569A (ja) 1991-05-13
JP2781223B2 JP2781223B2 (ja) 1998-07-30

Family

ID=17201577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1250015A Expired - Fee Related JP2781223B2 (ja) 1989-09-26 1989-09-26 堆積膜形成法

Country Status (1)

Country Link
JP (1) JP2781223B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186547A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 気相成長による配線層の接続方法
JPS63140082A (ja) * 1986-12-01 1988-06-11 Hitachi Ltd 金属薄膜選択成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186547A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 気相成長による配線層の接続方法
JPS63140082A (ja) * 1986-12-01 1988-06-11 Hitachi Ltd 金属薄膜選択成長方法

Also Published As

Publication number Publication date
JP2781223B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
US6303480B1 (en) Silicon layer to improve plug filling by CVD
US5953634A (en) Method of manufacturing semiconductor device
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
KR940007075B1 (ko) 알킬 알루미늄 하이드라이드의 사용에 의한 알루미늄을 주성분으로 함유하는 금속퇴적막의 형성법
US5856236A (en) Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US5672385A (en) Titanium nitride film-MOCVD method incorporating use of tetrakisdialkylaminotitanium as a source gas
JPH05209279A (ja) 金属膜形成装置および金属膜形成法
KR940004443B1 (ko) 퇴적막의 형성법 및 반도체 장치의 제조법
JPH03110842A (ja) 堆積膜形成法
KR940006665B1 (ko) 퇴적막의 형성법 및 반도체장치의 제조법
JPH03111569A (ja) 堆積膜形成法
JP2834788B2 (ja) 堆積膜形成法
JP3149912B2 (ja) 半導体装置およびその製造方法
JPH03110840A (ja) 堆積膜形成法
JPH03110841A (ja) 堆積膜形成法
JP2721013B2 (ja) 堆積膜形成法
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
JP2670152B2 (ja) 堆積膜形成法
JP2801285B2 (ja) 堆積膜形成法
JP2781220B2 (ja) 堆積膜形成法
JP2831770B2 (ja) 堆積膜形成法
JP2781219B2 (ja) 堆積膜形成法
JP2752961B2 (ja) 堆積膜形成法
KR19980015329A (ko) 장벽금속층 형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees