JPH03109646A - ３値データ・エラー検出訂正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

以下の順序で本発明を説明する。 Ａ、産業上の利用分野 Ｂ、従来技術 Ｃ１発明が解決しようとする問題点 り０問題点を解決するための手段 Ｅ６実施例 Ｅｌ、本発明の概要（第１図） Ｆ２．チェック・トリット発生Ｎ（第３図）Ｆ３．チェ
ック・トリット発生器のトリー（第４図） Ｆ４．３値データ・ソース（第５図） Ｆ５．３値論理ラツチ（第１９図） Ｆ６．ＣＴＧＵ−２レジスタ（第７図）Ｆ７．ＣＴＧＵ
−ルジスタ（第８図） Ｆ８．制御装置 Ｆ９．チェック・トリット発生装置（第６図、第９図） Ｅｌｏ、チェック・トリット比較器（第１０図） Ｅｌｌ、単一エラー検出器（第１１図）Ｅｌ２．無エラ
ー検出器（第１２図） Ｅｌ３．複数エラー検出器（第１３図）Ｅｌ４．エラー
表示器（第１７図） Ｅｌ５．データ訂正Ｍ（第２図） Ｅｌ６．３値論理減分装置（第１５図）Ｅｌ７．３値論
理増分装置（第１４図）Ｅｌ８．３値マルチプレクサ（
第１６図）Ｆ０作用 Ｆｌ、エラーなし Ｆ２．単一エラー Ｆ３．複数エラー Ｃ０発明の効果 Ａ、産業上の利用分野 本発明は、データのエラー検出及び訂正に関し、特に０
，１．２の３値モードで動作するシステムに関する。 Ｂ、従来技術 ３レベル論理で動作する従来技術のシステムの３つの電
圧レベルのうちの１つは負のレベルであり、すなわち電
圧レベルは−１，０１＋１であってこれらはそれぞれデ
ータの値として０．１．２と称きれる。しかし、０．１
．２のデータ論理を発生するためにすべての電圧を単極
電圧レベルであるようにして動作する従来技術のシステ
ムは知られていないし、エラー検出または訂正機能をも
つ３レベル・システムも知られていない。 しかし、情報処理のために３値データに依存し得るよう
になる前に、データの移動あるいは記憶の間にそのデー
タ上で実行されるエラー検出及び訂正機能がどうしても
必要である。ところが、３値データ訂正を扱う技術は今
のところ知られていない。 ３値データ（今後、３論理レベル０，１．２と称する）
は、２値論理装置間でデータを伝送するために使用され
てきた（米国特許第４６３１４２８号参照）。しかし、
このタイプの３値データは、エラー・チエツクを必要と
する論理機能を実行するためには使用されていない。３
値データ及び論理は、データ容量を増加きせるための技
術として、データ処理に広く使用されるようになってき
ているので、エラー・チエツク及び訂正を実行する必要
性も生じることになる。 ２値論理に広く使用されているエラー検出及び訂正機能
、例えばデータからパリティ・ビットを発生し、シンド
ローム要素を発生するためにパリティ・ビットを使用し
、エラーを検出しエラー訂正のための４＝号を発生する
ためにシンドローム要素を使用することは、一般的な方
法としては３値データにも有用である。しかし、３値エ
ラー検出及び訂正に既知の２値技術を使用することは、
３値論理に固有の相当に抜本的な変更を施ざないでは可
能とはならず、そのようなことは３値データを使用しよ
うとする者にとって自明ではない。 エラー検出及び訂正に対する２値的技法、及びこれらの
技術を３値エラー検出及び訂正に適用することに関連す
る問題は、次に示す従来技術を検討することによって説
明することができる。 まず、米国特許第４５２３３１４号は、２値エラー検出
及び訂正システムに使用するためのエラー表示システム
を開示する。その米国特許の第１図のシステム図には、
エラー検出及び訂正を実行するのに必要な基本的機能が
含まれている。これらは、データを読み込み記憶する間
に第１のチエツク・ビットを発生する機能と、記憶され
たデータを読み出して第２のチエツク・ビットを発生す
る機能と、エラーを表示しエラー訂正回路に報知するた
めにシンドローム・ビットを使用する機能である。米国
特許第４５２３３１４号に開示されているようなシステ
ムを３値モードで使用する際に遭遇する問題は数多くあ
る。基本的な問題は、３値データの記憶と、チエツク−
トリット（ｚ値の数字をビットと呼ぶことになぞらえて
３値の数字はトリットと呼ばれる）の発生と、シンドロ
ーム要素の発生と、エラー・デコード及びエラー検出手
続と、エラー訂正機能である。これらの機能を２値で実
行するための技術は、根本的な変更を加えることなしに
３値システムに適用することはできない。例えば、ラッ
チのような既知の２値記憶装置が３値には存在しない。 ２値チエツク・ビット発生器は、３値チェック・トリッ
トを発生するためにはそのままで使用できず、また３値
に使用できるように変更することも不可能である。２値
シンドローム発生器はＡＮＤ論理群であって、３値レベ
ル・シンドローム要素を発生するように機能しない。２
値のエラー検出及び訂正技術は、エラーがデータを０か
６１、または１からＯへ変更するという原理に基づいて
いる。米国特許第４５２３３１４号は、２値の欠失また
は取得がキャリーの欠失または取得により検出されるの
で、加算器及びキャリー検出器を使用している。３値エ
ラー検出技術は、データ・エラーのレベル、すなわちＯ
または１または２を決定する必要がある。従って、加算
器及びキャリー検出器をもつ２値論理技術はどれも適用
不可能である。 米国特許第３７５５７７９号、第３８９６４１６号及ヒ
第４６３１７２５号に示されているのは、エラー訂正を
実行するためにチエツク・ビット及びシンドローム要素
を発生する典型的な２値エラー訂正システムである。こ
れにおいては、シンドローム発生技術は、シンドローム
・ビットを発生するために２を法として使用することと
加算するものである。２値のＯ−１加算は論理の観点か
らは比較的容易であるが、この技法は３値論理には適用
できない。 問題は、３値でシンドローム要素を発生するために２値
技術を使用する際のみならず、シンドローム要素を、エ
ラーを検出し次にエラーを訂正する際にもある。２値で
エラーを訂正するには、エラー゛ビットの位置を識別し
ざえすればよく、エラーのタイプ、すなわちそのエラー
・ビット位置で増加しているのか減少しているのかは識
別する必要がない。すなわち、２値では　ＩＩ　Ｑ　１
１の増加がビットを１゛°にセットし　ＩＩ　Ｑ　ＩＩ
の減少もまたそのビットを°°１°°にセットする。ま
た、°゛１°°の増加はそのビットを°°０゛にセット
する。 ３値では、トリット位置の増加または減少は、３つのレ
ベルのどれかでトリットの０，１または２のセットをも
たらす。このとき３値タイプのエラー、すなわち値の増
加または減少に訂正を実行するために使用することので
きるエラー検出が確立されなくてはならない。というの
は、エラーが、０１１または２という３つのレベルのう
ちの１つにデータ値を置数することがあるからである。 ２値のデータ訂正を行うには、０から１または１からＯ
ヘエラー・ビット位置で反転を行うだけでよい。すなわ
ち、欠落ビット（値の減少）も拾得ビット（値の増加）
もビットを反転することにより訂正される。例えば米国
特許第３７５５７７９号の第２０！、２１−２８行、及
び米国特許第４６３１７２５号の第７Ｗｉ、５−１２行
を参照きれたい。 要約すると、３値でデータ訂正を実行するには、エラー
条件によって異なる値が存在するため、データ位置が増
加しているかまたは減少しているかのどちらかであるか
についてエラーを識別することが必要である。また、デ
ータをもとの状態に復元するために訂正はビット位置の
増分または減分のどちらかを実行しなくてはならない。 それゆえ、０から１または１からＯへのデータの変化に
よるエラーを検出し単にデータを反転きせるだけでこの
エラーを訂正するという既知の２値技術は３値には適用
できない。 Ｃ０発明が解決しようとする問題点 この発明の目的は、多重レベル論理モード、特に３レベ
ル論理モード（３値）のデータのエラーを検出し訂正す
るための技術を提供することにある。 この発明の他の目的は、３値エラー検出論理装置を提供
することにある。 この発明のさらに他の目的は、エラー検出論理装置を活
動化するために３値チエツク・データを作成することに
ある。 この発明のざらに他の目的は、３値エラー訂正論理装置
を提供することにある。 この発明のざらに他の目的は、シンドローム・トリット
を発生するための３値比較装置を提供することにある。 この発明のざらに他の目的は、エラー訂正を実行するた
めに３値データを多重化することにある。 この発明のざらに他の目的は、３値データを記憶するこ
とにある。 Ｄ８問題点を解決するための手段 上記目的は、本発明に従い、３値データのトリット（Ｏ
または１論理レベルにある２値データのビットとは異な
り、０．１または２のレベルにある）を使用する方法及
び装置によって達成される。これにおいては、データの
トリットが第１のレジスタに読み込まれているときに、
その第１のレジスタ中に配置される個々の特定のトリッ
トのグループに固有である、第１の系列のチェック・ト
リットが生成される。そして第１のレジスタからデータ
のトリットが頭次移動されてゆくにつれて、第２の系列
のチェック・トリットが生成されていてそれが、第２の
レジスタ中に配置きれた第１の系列のチェック・トリッ
トに比較される。もし、第１のレジスタから移動された
データ・トリットから生成されたチェック・トリットが
、第１のレジスタに読み込まれたデータ・トリットから
生成されたチェック・トリットと同一であるなら、第１
のレジスタに出入れされたそれぞれのデータは同一であ
って、そのレジスタ記憶手続に関してはエラーがない、
ということになる。しかし、チェック・トリットが同一
でないなら、エラーが存在すると考えられる。このとき
、レジスタの代わりにメモリなどの記憶装置を使用する
こともできる。 存在するエラー及びエラーのタイプの識別はエラー検出
論理によって実行される。もしエラーが単一トリット・
エラーであると識別されるなら、エラー訂正論理がゲー
トされる。もしエラーが多重トリット・エラーとして検
出されるがまたはエラーがないなら、エラー訂正論理は
ゲートされず、表示器がどの状態が存在するかを表示す
る。 Ｅ、実施例 Ｅｌ、本発明の概要 第１図には、本発明に従う３値エラー検出及び訂正シス
テムの全体のブロック図が示されている。後述の表１及
び表２に示すような、５がら２６までに亘る範囲のトリ
ットのグループであるデータ・トライト（８個のビット
の集まりはバイトと称されるが、ここではトリットの集
まりをトライトと呼ぶことにする）が３値データ・ソー
ス２から入力される。データ・トライト（９トリツト）
は、制ａｌ１４によって、３値データ・ソース２からレ
ジスタ３へ読み込まれるとともに、チェック・トリット
発生Ｍ１００へも読み込まれる。 チェック・トリット発生器１００は、表１に示すように
、９個のデータ・トリットからなる各トライト毎に４個
のチェック・トリットを作成する。 この４つのチエツク番 トリットは、 線ＣＴｌ−１ ないしＣＴｌ−４ （第８図） 上でレジスタ５に読 み込まれる。 表１ ４トリットフ３値エラー訂正コード 表１及び表２は、それぞれ４個及び５個のチェック・ト
リットによって支援することができるざまざまなトライ
ト・サイズ（トライト毎のトリット数）の３値ＥＣＣフ
オーマツトである。これらは、チェック・トリットを生
成する際にどのトリットが使用されるかをリストし、ど
のトリ（ントがエラーであり、データ検索の間に訂正を
必要とするものであるかを識別する。 きて、線Ｄｏ−Ｄ８上でレジスタ３から９個のトリット
からなるデータを読み出すと、その９個のトリットは、
そのデータ・トリットがはじめにレジスタ３に読み込ま
れた時点でチェック・トリット発生器１００によって以
前に実行されたのと同様に、別の４つのチェック・トリ
ットを生成するために別のチェック・トリット発生器２
００に読み込まれる。次に、レジスタ５からと、チェッ
ク・トリット発生器２００からのチェック・トリットが
チェック・トリット比較器４００中で比較される。この
比較器は、４つのチェック・トリット比較のめいめい毎
にシンドローム・トリットを生成し、生成された４つの
シンドローム・トリットを、エラー検出装置３００中の
単一エラー検出器６００と複数エラー検出器７００に入
力するために線５ＹＩ−３Ｙ４上に配置する。レジスタ
３から読み出されたデータ・トライトはまた、線Ｄｏ−
Ｄ８上でデータ訂正器５００にも指向される。このデー
タ・トライトは、チェック・トリット比較器４００で生
成されたシンドローム・トリットに基づき、エラーがな
いので訂正されないままか、エラーが訂正されたかたち
か、多重エラーで訂正不可能なかたちでデータ訂正Ｎ５
００を通過することになる。その個別の動作は図面に示
きれており、以下の詳細に説明する。 本発明の３値機能装置に使用されるＭＯＳＦＥＴ論理デ
バイスは、次のような基本的なパラメータをもち、第１
８図に示すように機能する。 ３値論理レベル　Ｏは接地電位である。 ３値論理レベル　１　はＶ、Ｄ　Ｄである。 ３値論理レベル　２　はＶＣＮ　（＝ＶＤＤ／２）であ
る。 ＋Ｖｔｌ及び＋Ｖｔ２は、Ｎ−チャネルＭＯＳＦＥＴの
アースに対する基準スイッチング閾値電圧テアル。−Ｖ
　ｔ　１及ヒ−Ｖ　ｔ　２は、＋　Ｖ　Ｄ　Ｄ　ニ対す
るＰ−チャネルＭＯＳＦＥＴの基準スイッチング閾値電
圧である。 Ｐ−チャネルＭＯ３ＦＥＴは、−Ｖｔｌで、＋ＶＤＤか
ら接地電位の方へ２５％分下降する。 Ｐ−チャネルＭＯ３ＦＥＴは、−Ｖｔ２で、十ＶＤＤか
ら接地電位の方へ７５％分下降する。 Ｎ−チャネルＭＯ３ＦＥＴは、＋Ｖｔ２で、接地電位か
ら＋ＶＤＤの方へ７５％分上昇する。 Ｎ−チャネルＭＯ３ＦＥＴは、＋Ｖｔｌで、接地電位か
ら＋ＶＤＤの方へ２５％分上昇する。 このことは第１８図に示されている。 尚、ここではＭＯＳＦＥＴ論理デバイスが使用されてい
るけれども、この明細書に説明きれている論理を実行す
るために任意の多レベル論理装置または回路を使用する
ことができる。 Ｅ２．チェック・トリット発生器 第１図の３値エラー検出及び訂正動作にとって基本的で
あるのは、３値トリツト入力毎に固有のチェック・トリ
ットを生成する第３図のチェック・トリット発生器であ
る。複数対の３値トリツト入力のチェック・トリットを
生成するために、第４図に示すように複数のチェック・
トリット発生器を結合することができる。この技術は、
個々のチェック・トリット発生器がいくつかの構成で結
合される場合にチェック・トリット発生器１００及び２
００で使用される。機能的な観点から言うと、第３図の
チェック・トリット発生器は、トリット論理装置を３つ
の動作グループに分割するものである。デバイス１４１
−１４８を含む、Ｂの点の３値入力に基づく第１のグル
ープは、３つの点の上で３値論理レベルをセットするも
のである。点Ａの３値入力に基づく、デバイス１４９−
１５２を含む第２のグループは、Ｂ入力によってその点
に配置された３値レベルが出力点Ｅへ通過するものを許
容するために１つの点を開くものである。デバイス１５
３−１５６を含む第３のグループは、出力点Ｅの３値レ
ベルを増幅するものである。この増幅された出力は、ト
リット人力Ａ及びＢに対応する特定のチェック・トリッ
トである。 第３図に示されている回路中の３値論理デバイスは、２
つの入力Ａ及びＢ上の３値論理レベルの可能なすべての
組合せに対応するチェック・トリット出力を発生するた
めに、以下の表３に示きれている動作規則に従う。 以下に示す表４は、 第３図のすべてのデバイス と、点ＣＳＤ、Ｈの論理レベルと、出力チェック・トリ
ットの状態を示すものである。 次に、表３に示すＭＯ３ＦＥＴ動作の規則と、表４ 入力 ０１１　　オン　オン　オフ　オフ　２１　オン　オン
　オフ　オフ　００　オフ　オフ　オシ　オン　１１　
オン　オン　オフ　オフ　　１０２２　　オン　オフ　
オン　オフ　０２　オン　オフ　オン　オフ　１０　オ
フ　オフ　オシ　オン　２２　オン　オフ　オン　オフ
　２１００　オフ　オフ　オシ　オン　１０　　オフ　
オフ　オン　オン　２１ｔン　オン　オフ　オフ　１１
　オン　オン　オフ　オフ　　１１１１　オン　オン　
オフ　オフ　２１　オン　オン　オフ　オフ　０１　　
オシ　オン　オフ　オフ　２２　オン　オフ　オン　オ
フ　２１２２　オン　オフ　オフ　オン　０２　オン　
オフ　オン　オン　ｌｉｔン　オン　オフ　オフ　００
　オフ　オフ　オシ　オン　０２００　オフ　オフ　オ
シ　オン　１０　オフ　オフ　オン　オシ　２２ｔン　
オフ　オン　オフ　２２　オン　オフ　イン　オフ　２
２１１　　オン　オン　オフ　オフ　２１　オン　オン
　オフ　オフ　０２　オン　オフ　オン　オフ　００　
オフ　オフ　オン　オン　０２２２　　オン　オフ　オ
フ　オン　０２　オン　オフ　オン　オフ　１２　オン
　オフ　オン　オフ　１１　オン　オン　オフ　オフ　
　１以下に示す表５及び上記表４のＭＯＳＦＥＴ状態と
、第３図のチェック・トリット発生器の機能を結合する
ことについて説明する。 表５ チエツク チエツク 表４及び第３図を参照すると、線Ａ、Ｂ上の入力が０１
０である場合、Ａ上の論理入力が０であることは、デバ
イス１４９及び１５１を「オフ」にきせる。というのは
、Ｎ−チャネル・デバイスはゼロ入力に対して「オフ」
であって、デバイス１５０及び１５２はゼロ入力に対し
て「オン」だからである。デバイス１４９が「オフＪで
あることにより、０点の論理レベルがＥへ通過すること
が阻止される。デバイス１５１が「オフ」であることに
よりＤ点の論理レベルがデバイス１５１を通過して、点
Ｅで「オン」であるデバイス１５０へと至るのが阻止さ
れる。それゆえ、Ｅ点のレベルは、線Ｂ上の入力をＥ点
へ通過ぎせるデバイス１５２の「オン」によって制御す
れる。Ｂ点上のレベルはゼロなので、Ｅ点のレベルもゼ
ロとなる。線Ｂ上でゼロ論理レベルであることにより、
デバイス１４３．１４７．１４５及び１４６が「オフ」
になされ、デバイス１４２．１４１．１４４及び１４８
が「オン」になされる。デバイス１４３がオフであるこ
とは、接地レベルが、「オン」のデバイス１４２を介し
て０点へと至ることを阻止する。デバイス１４１がオン
であることは、ｖＤＤレベル（論理１）が点Ｃへ通過す
ることを可能ならしめる。しかし、入力Ａでゼロ◆レベ
ルであることによりデバイス１４９がオフであるので、
０点のＶＤＤレベル（論理１）がＥ点へ通過することが
阻止される。それゆえ、Ｅ点はゼロ（論理Ｏ）となる。 Ｅ点のゼロ・レベルは、デバイス１５６及び１５３のオ
フと、デバイス１５５．１５４の「オン」をひき起こす
。デバイス１５６がオフであることは、ＶＣＮレベル（
２）がデバイス１５５を通過して出力へ至ることを阻止
する。また、デバイス１５３が「オフ」であることは、
ＶＤＤレベル（１）が出力へ至ることを阻止する。しか
し、デバイス１５４が「オン」であることにより接地レ
ベル（０）が出力へ至ることが許容され、よって入力が
ＯＳｏのときチェック・トリット出力がＯになきれる。 Ａ及びＢにおける３値論理レベルは、Ｅ点を接地レベル
（Ｏ）、ＶＣＮレベル（２）またはＶＤＤレベル（１）
にするようにＣＭＯＳデバイスを制御する。 また、Ｅ点の論理レベルは、チェック・トリット出力を
特定の論理レベルに設定するように制御する。 Ａ、Ｂの入力が０，１である場合、Ａにおける（０）入
力はデバイス１５１及び１４９を「丸ン」にし、デバイ
ス１５０及び１５２をｒオン」にする。Ｂにおける（１
）入力は、デバイス１４３．１４７．１４５及び１４６
を「オン」にし、デバイス１４２．１４１．１４４及び
１４８を「オフ」にする。上記０１０人力の場合に説明
したのと同様に、入力Ａが（０）であることは、デバイ
ス１５１及び１４９が「オフ」であることによって、点
Ｃ及びＤがＥ点へ通過することを阻止する。それゆえ、
デバイス１４１．１４２．１４４及び１４８と、点Ｃ及
びＤに効果を及ぼすデバイス１４３．１４５．１４６及
び１４７の状態に拘らず、これらはＥ点に効果を及ぼさ
ない。デバイス１５２がｒオン」であることは、Ｂ点の
レベルのＥ点への通過を可能なら［２め、以てＥ点のレ
ベルを（１）にする。Ｅ点の（１）レベルは、デバイス
１５５及び１５４を「オフ」にし、デバイス１５６及び
１５３を「オン」にする。デバイス１５５が「オフ」で
あることは、ＶＣＮ　（２）出力を阻止し、デバイス１
５４が「オフ」であることは、接地（０）出力を阻止す
る。デバイス１５３が「オン」であることは、ｖＤＤレ
ベル（１）をチェック・トリット出力へ通過することを
可能にする。それゆえ、入力がＡ、Ｂが０．１のとき、
チェック・トリットは（１）である。 入力Ａ、Ｂが０，２である場合、デバイス１５１及び１
４９が「オフ」で、入力への（０）に基づきデバイス１
５０及び１５２が「Ｏ」となる。 表４に示すように、Ｂ上の論理レベル（２）は、Ｖｔｌ
デバイス１４２．１４４．１４３及び１４５をｒオン」
にさせて、Ｖｔ２デバイス１４１．１４８．１４７及び
１４６を「オフ」にさせる。 ここで、再び、入力０１０あるいは入力０，１の場合と
同様に、論理人力０，２の場合の入力Ａ上の（０）はＣ
及びＤ点がＥ点のレベルに影響を及ぼすのを阻止する。 Ｅ点のレベルは、デバイス１５２がオンであって入力Ｂ
の（２）レベルが点Ｅへの通過することによって制御さ
れる。Ｅ点での（２）レベルは、Ｖｔｌデバイス１５５
及び１５６をｒオン」にし、Ｖｔ２デバイス１５３及び
１５４を「オフ」にする。デバイス１５４がオフである
ことは接地レベル（０）を阻止し、デバイス１５３がオ
フであることはＶＤＤレベル（１）を阻止する。デバイ
ス１５５及び１５６が「オン」であることは、ＶＣＮレ
ベル（２）を出力へ通過させる。それゆえ、入力Ａ、Ｂ
がＯ１２の場合、チェック・トリットは（２）である。 入力Ａ、Ｂが１、ｏの場合、入力Ａの（１）に基づきデ
バイス１５１．１４９がオンになり、デバイス１５０．
１５２がオフになる。また、入力Ｂの（０）に基づき、
デバイス１４３．１４７．１４５及び１４６がオフにな
り、デバイス１４２．１４１．１４４及び１４８がオン
になる。デバイス１５０がオフであることはＤ点を、出
力に影響を及ぼきないように阻止し、一方デバイス１５
２がオフであることはＢ点を、Ｅ点に影響を及ぼさない
ように阻止する。デバイス１４９がオンであることは０
点がＥ点へ通じることを許容する。デバイス１４７がオ
フであることはＶＣＮレベル（２）が０点へ通じること
を阻止する。デバイス１４３がオフであることは接地レ
ベル（０）が０点へ通じることを阻止する。デバイス１
４１がオンであることは、■ＤＤレベル（１）が０点へ
達し、デバイス１４９を介してＥ点へ達することを阻止
する。Ｅ点が（１）であることは、デバイス１５６及び
１５３をオンにし、デバイス１５５及び１５４をオフに
する。デバイス１５５がオフであることはＶＣＮの通過
を阻止し、デバイス１５４がオフであることは接地レベ
ル（０）が出力へ通じることを阻止する。それゆえ、デ
バイス１．５３がオンであることは、ＶＤＤ　（１）を
チェック・トリット出力に通じきせることによって出力
を制御する。従って、Ａ、Ｂが１．０のときのチェック
・トリットは（１）である。 Ａ、Ｂの入力が１．１の場合、入力Ａの（１）に基づき
、デバイス１５０及び１５２がオフになり、デバイス１
５１．１４９がオンになる。また、入力Ｂの（１）に基
づき、デバイス１４１．１４２．１４４及び１４８はオ
フになり、デバイス１４３．１４５．１４６及び１４７
はオンになる。この場合も、上記Ａ、Ｂが１．０の場合
と同様に、入力１５０及び１５２がオフであることはＤ
及びＢ点がＥ点へ通じるのを阻止する。それゆえ、０点
のレベルがＥ点へ通じることになる。デバイス１４２が
オフであることは接地レベルがデバイス１４３へ通じる
のを阻止し、デバイス１４１がオフであることはＶＤＤ
レベル（１）を阻止する。それゆえ、デバイス１４７が
オンであることはＶＣＮレベル（２）が０点へ通じまた
デバイス１４９を介してＥ点へ通じるのを許容する。Ｅ
点における（２）という３値論理レベルは、Ｖｔ１デバ
イス１５５及び１５６をターン・オンさせ、Ｖｔ２デバ
イス１５３及び１５４をターン・オフさせる。デバイス
１５５及び１５６がオンであることは、■ＣＮレベル（
２）がチエツク争トリット出力へ通じることを許容する
。従って、入力Ａ、Ｂが１．１の場合、チェック・トリ
ットは（２）である。 入力Ａ、Ｂの入力が１．２の場合、Ａが（１）であるこ
とに基づきデバイス１５０及び１５２はオフであり、デ
バイス１５１．１４９はオンである。また、Ｂが（２）
であることに基づき、Ｖｔ１デバイス１４２．１４４．
１４３．１４５はオンであり、Ｖｔ２デバイス１４１．
１４８．１４７．１４６はオフである。ＡＳＢが１．０
のときと１．１のときと同様に。０点のレベルはＥ点へ
と通じる。デバイス１４２及び１４３がオンであことは
、接地レベル（０）をして０点へ通じさせ、またオンの
デバイス１４９を介してＥ点へと通じきせる。Ｅ点の（
０）はデバイス１５５及び１５４をオンにし、デバイス
１５６及び１５３をオフにする。デバイス１５６はＶＣ
Ｎレベルを阻止し、デバイス１５３はＶＤＤレベルを阻
止し、一方デバイス１５４がオンであることは接地レベ
ル（０）をチェック・トリット出力へと通じきせる。そ
れゆえ、Ａ、Ｂが１．２の場合、チェック・トリットは
（０）である。 Ａ、Ｂ入力が２．０（７）場合、入力Ａ（７）（２）　
レベルに基づｔｌＶｔ２デバイス１４９及び１５２がオ
フになる。また、入力Ｂの（０）レベルに基づ沙、デバ
イス１４１．１４２．１４４及び１４８がオンになり、
デバイス１４３．１４５．１４６及び１４７がオフにな
る。デバイス１５１及び１５０がオンであることはＤ点
のレベルがＥ点へ通じることを許容し、デバイス１４９
及び１５２がオフであることは他のすべてのレベルがＥ
点へ通じるのを阻止する。デバイス１４５及び１４６が
オフであることは、それぞれＶＤＤレベルと接地レベル
を阻止し、一方デバイス１４８がオンであることは、Ｖ
ＣＮレベル（２）をＤ点へ転換し、デバイス１５１．１
５０を介してＥ点へ転換する。Ｅ点での（２）レベルは
Ｖｔｌデバイス１５６及び１５５をターン・オンし、一
方Ｖｔ２デバイス１５３及び１５４をターン・オフする
。デバイス１５３及び１５４はそれぞれＶＤＤ及び接地
レベルをブロックし、一方デバイス１５６及び１５６が
オンであることはＶＣＮレベル（２）を出力へ通じきせ
る。それゆえ、ＡＳＢが２．０の場合チェック・トリッ
トは（２）である。 入力Ａ、Ｂが２．１の場合、入力Ａの（２）レベルに基
づｔＶｔｌデバイス１５１及び１５０がオンで、Ｖｔ２
デバイス１４９及び１５２がオフとなる。また、入力Ｂ
の（０）レベルに基づきデバイス１４３．１４５．１４
６及び１４７がオフになる。デバイス１５１及び１５０
がオンであることは、Ｄ点のレベルをＥ点へ通じさせ、
一方デバイス１４９及び１５２がオフであることは、他
のすべてのレベルがＥ点へ通じることを阻止する。デバ
イス１４５及び１４６がオフであることはそれぞれ、■
ＤＤレベル及び接地レベルを阻止し、一方デバイス１４
８がオンであることはＶＣＮレベル（２）をＤ点へ切換
え、またデバイス１５１．１５０を介してＥ点へと通じ
きせる。Ｅ点のレベル（２）はＶｔｌデバイス１５６及
び１５５をターン・オンさせ、またＶｔ２デバイス１５
３及び１５４をターン・オフきせる。デバイス１５３及
び１５４はそれぞれＶＤＤと接地レベルを阻止し、一方
デバイス１５６及び１５５がオンであることはＶＣＮレ
ベル（２）が出力へ通じることを可能ならしめる。従っ
て、Ａ、Ｂが２．０の場合、チェック・トリットは（２
）である。 入力Ａ、Ｂが２．１の場合、入力への（２）レベルに基
づき、Ｖｔｌデバイス１５１及び１５０はオンであり、
Ｖｔ２デバイス１４９及び１５２はオフになる。また、
入力Ｂの（１）に基づき、デバイス１４１．１４２．１
４４及び１４８がオフになり、デバイス１４３．１４５
．１４６及び１４７がオンになる。このとき、Ａ、Ｂが
２、Ｏの場合と同様に、デバイス１５０，１５１．１４
９及び１５２の状態がＤ点をＥ点へ通じさせる。 デバイス１４４及び１４８がオフであることは、それぞ
れＤ点からＶＤＤ及びＶＣＮを阻止し、デバイス１４６
がオンであることは接地レベル（０）をＤ点へ通じさせ
、デバイス１５１及び１５０を介してＥ点へ通じさせる
。Ｅ点の（０）レベルはデバイス１５５及び１５４をタ
ーン・オンさせ、デバイス１５６及び１５３をターン・
オフきせる。デバイス１５６及び１５３はＶＣＮ及び■
ＤＤレベルを阻止し、一方、デバイス１５４がオンであ
ことは接地レベル（０）を出力に通じきせる。従って、
入力Ａ、Ｂが２．１の場合、チェック・トリットは（０
）である。 入力Ａ、Ｂが２．２の場合、Ｖｔｌデバイス１４３．１
４５．１５１．１４２．１４４、及び１５０がオンで、
Ｖｔ２デバイス１４７．１４６．１４９．１４１．１４
８及び１５２がオフである。デバイス１５２は入力Ｂを
阻止し、一方、デバイス１４９は０点がＥ点へ通じるの
を阻止する。デバイス１５１及び１５０がオンであるこ
とは、Ｄ点をＥ点へ通じきせる。デバイス１４８及び１
４６がオフであることはＶＣＮ及び接地レベルをＤ点か
ら阻止し、デバイス１４５及び１４４がオンであること
は、ＶＤＤレベル（１）をＤ点へ通じさせ、またデバイ
ス１５１．１５０を介してＥ点へ通じさせる。Ｅ点での
（１）レベルはデバイス１５５．１５４をターン・オフ
させ、デバイス１５６．１５３をターン・オンきせる。 デバイス１５５．１５４がオフであることはＶＣＮ及び
接地レベルを阻止し、一方、デバイス１５３がオンであ
ることはＶＤＤレベル（１）を出力へ通じさせる。それ
ゆえ、Ａ、Ｂが２．２であるとき、チェック・トリット
は（１）である。 従って、第３図の３値チェック・トリット発生器は、２
人力の３値論理レベルのすべての組合せに対する３値チ
ェック・トリット０，１．２を生成する。 ３値チェック・トリット発生器は、２本の線上の３値デ
ータ（０，１，２）の入力に基づきチェック・トリット
（ｚ値の場合のパリティ−ビットに相当）を生成する。 Ｅ３．チェック・トリット発生器のトリー第４図を参照
すると、チェック・トリット発生器のトリーが、複数対
の３値入力のチェック・トリットを生成するために、第
３図の２トリット発生器の列をトリー状に結合する。こ
れにおいては、４対の入力、ＴＯｌＴｌと、Ｔ２、Ｔ３
と、Ｔ４、Ｔ５と、Ｔ６、Ｔ７が、それぞれトリット発
生器２０．２１．２２及び２３に印加される。 ４つのトリット発生Ｍ２０．２１．２２．２３からの４
つの出力は第３図の入力ＡＳＢに関連して詳細に説明し
たようにして生成される。その４つの出力２８．２９．
３０及び３１は対毎に結合され、それぞれトリット発生
器２４及び２５に印加される。これらの２つのトリット
発生器２４及び２５からの２つの出力は最終段のトリッ
ト発生器２６及び電力増幅器２７に入力きれて、出力線
３４上にチェック・トリットが得られる。このようにし
て、８個のデータ・トリット入力から単一のチェック・
トリットが得られる。また、入力線とチェック・トリッ
ト発生器の組合せを、チェック・トリットを得るために
使用することができる。 Ｅ４．３値データ・ソース 第５図を参照すると、第１図の３値データ・ソース２が
、２値−３値変換器として図示されている。この変換器
の詳細は、本出願人に係る特開昭６１−１０７４１５号
公報に説明がある。しかし、特開昭６１−１０７４１５
号公報に記載されているもの以外の３値データ・ソース
にも本発明を適用することができる。 Ｅ５．３値論理ラツチ このラッチは、３値クロツクの制御の下で、データ入力
線上に配置された任意の論理レベルをラッチするように
動作する。また、テスト手段を走査するための手段も設
けられる。 第１９図を参照すると、他の３値論理デバイスと同様に
、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯ５ＦＥＴが
それぞれＮ、Ｐで参照きれる。エンハンストメントＭＯ
ＳＦＥＴは、５部（Ｆｉｖｅ−ｐａｒｔ）　ｇａｔｅを
もつ。Ｖｔｌ及びＶｔ２（電圧閾値１及び２）は、ＶＤ
Ｄの１／４と３／４である。 ＋Ｖｔは接地電位を基準とする。−Ｖｔｌは＋ＶＤＤを
基準とする。閾値電圧は次のように設定される。 デバイス：４７．４２　−Ｖｔｌ＝−１／４ＶＤＤ　　
ＶＤＤを基準 デバイス：４６．４４　−Ｖｔ２＝−３／４ＷＤＤ　　
ＶＤＤを基準 デバイス：４５．４１　　＋Ｖｔ２＝＋３／４ＶＤＤ　
接地を基準 デバイス：４７．４２　−Ｖｔｌ＝＋１／４ＶＤＤ　接
地を基準 ３値クロツクは、３つの機能をもつ。 １＝ゲートＤｉ　　（データ入力） ２＝ラッチ−モード ３＝ゲートＩ　（走査データ入力） クロックが論理１のとき、それはデバイス４１の＋Ｖｔ
２より高い。従ってデバイス４１はオンであり、よって
入力データをラッチに入れる。クロックの論理１はデバ
イス４４の−Ｖｔ２よりも高いので、デバイス４４をタ
ーンオフし、走査データ入力を禁止する。クロックの論
理１は、デバイス４３はターンオンするが、デバイス４
２はオフであり、よってデータ出力Ｄｏから共通接続Ａ
へのラッチパックが禁止される。データ入力は、クロッ
ク上の論理１によってゲートされる。 ノードＡ上の論理１によってゲートされる。ノードＡの
３値信号はデバイス４５．４６及び４７．４８を制御し
、ノードＡの信号に等価な出力をＤＯに与える。ノード
Ａの論理１はデバイス４５をターンオンし、ＤＯを＋Ｖ
ＤＤ、すなわち論理１に引き上げる。ノードＡの論理０
はデバイス４５をターンオンし、ＤＯを接地、すなわち
論理Ｏに引営下げる。ノードＡの論理２は、デバイス４
８及び４７をターンオンし、ＤＯを論理２に引き上げる
。 ラッチ状態は、クロック２の論理２によって行なわれる
。すなわち、クロックが論理１から論理２へ切り替わっ
た時、クロック論理１によってゲートされたデータがク
ロック論理２状態によってラッチきれる。このとき、デ
バイス４１はオフにスイッチされ、デバイス４３及び４
２はオンにスイッチされる。クロックの＋ＶＣＮレベル
（論理２）がデバイス４１の＋Ｖｔ２以下であることに
よってデバイス４１がターンオフされ、それゆえ入力デ
ータが禁止される。＋ＶＣＮクロック・レベルがその＋
Ｖｔ１以上であることによってデバイス４３がターンオ
ンされ、＋■ＣＮクロック・レベルがその−Ｖｔｌ以下
であることによって、デバイス４２がターンオンされる
。Ｄｏは、デバイス４３．４２を介してノードＡにフィ
ードバックされる。これがラッチアップ状態である。 この例では、クロック１状態からクロック２状態に入っ
たので、入力データがラッチされる。 クロックが論理Ｏのとき、それはデバイス４４の−Ｖｔ
２よりも低いので、デバイス４４がオンであり、走査デ
ータＩがラッチにゲートされる。 クロックの論理０は、デバイス４１の＋Ｖｔ２よりも低
く、これはデバイス４１をターンオフしてデータＤｉの
入力を禁止する。クロックの論理０はデバイス４２をタ
ーンオンするがデバイス４３はオフであり、もってＤｏ
からデバイス４２．４３を介してのノードＡへのラッチ
バックが禁止される。走査データは、クロックの論理Ｏ
レベルによってゲートされる。ノードＡにおける３値レ
ベルがデバイス４５．４６及び４２．４３を制御して、
ノードＡにおける信号に等価な出力をＤＯに与える。ノ
ードＡの論理１はデバイス４５をターンオンし、ＤＯを
＋ＶＤＤに引上げる。ノードＡの論理０は、デバイス４
６をターンオンし、以てＤｏを接地レベルに引き下げる
。ノードＡの論理２は、デバイス４８及び４７をターン
オンし、ＤＯを＋ＶＣＮを論理２に引き上げる。 ラッチ状態は、クロックの論理２によって行なわれる。 クロックが論理０から論理２に切り替わった時、クロッ
ク論理２状態によって、クロック論理Ｏによりゲート去
れた走査データがラッチされる。これにより、デバイス
４４がオフに切り替わり、デバイス４３及び４２がオン
に切り替わる。デバイス４４は、クロックの＋ＶＣＮレ
ベル（論理２）がデバイス４４の−Ｖｔ２よりも高いこ
とによってターンオフされ、それゆえ、走査データが禁
止される。デバイス４３は、＋ＶＣＮクロック・レベル
がＶｔｌよりも高いことによってターンオンされ、デバ
イス４２は、＋ＶＣＮが−Ｖｔｌよりも低いことによっ
てターンオンされる。Ｄｏは、デバイス４３．４２によ
ってノードＡにフィードバックされる。これは、ラッチ
アップ状態である。この例では、クロック０状態からク
ロック２状態に入ったので走査データがラッチされる。 入力データは、クロック論理レベル１の先端でラッチさ
れ、走査データは、クロック論理レベル０の先端でラッ
チされる。クロック０または１のレベル２への遷移の後
端で選択された入力がラッチされる。クロックとクロッ
クの間の入力遷移は、ラッチに影響を及ぼさない。機能
的データがクロック・レベル１によってクロックされる
とき、走査データは、無関係（ｄｏｎｔ’ｃａｒｅ）で
あり、それとは逆に、走査データがクロック・レベルＯ
によってクロックされているときは、入力データは無関
係である。クロックの間に、選択された入力データまた
は走査データが変化する時は、それにしたがって出力が
変化し、クロックがレベル２に切ゆ替わる時、選択され
た入力の状態がラッチされる。 Ｅ６．ＣＴＧＵ−２レジスタ 第７図を参照すると、ＣＴＧＵ−２レジスタ３は、３値
データ・ソース２からの線Ｄｏ−０８上で３値トライト
のデータを受け取る。このレジスタは、９個の３値ラツ
チ５１乃至５９を有し、これらが、割部装置４の指示の
もとで個々のトリットを記憶する。そして、選択された
時間ののちに、制御装置４の指示のもとでそのレジスタ
中に記憶されたトライトが第２図のデータ訂正器５００
に読み出され、またチェック・トリット発生器２００に
も読み出される。尚ここでは、本発明の詳細な説明のた
め、記憶装置としてレジスタを使用しているが、後に読
み出してエラーをチエツクすべきデータを受領する任意
の３値装置にそのレジスタを置き換えることができる。 Ｅ７．ＣＴＧＵ−ルジスタ 第８図を参照すると、ＣＴＧＵ−ルジスタ５は、線ＣＴ
ｌ−１乃至ＣＴｌ−４上でＣＴＧＵ−１チェック・トリ
ット発生器１００から４つのチェック・トリットを受領
して３値ラツチ６１乃至６４に格納する。３値ラツチの
動作は、第１９図に示されている。この４つのトリット
は、刺部装置の指示のもとでレジスタからチェック・ト
リット比較器ＣＴＣＵ４００へ転送される。 Ｅ８．制御装置 制御装置は、クロック・システムと、ＣＴＣＵ−１及び
ＣＴＣＵ−２レジスタに対する３値データの読み書きを
制御するための、組合せ及び順序論理システムを具備す
る。３値データは、データ・ソース２によってＣＴＧＵ
−１及びＣＴＧＵ−２に与えられる。 適用技術によっては、３種データ・ソース２）’＋１ら
の４３号は、３値データがバス上にあり、ＣＴＧＵ−１
及びＣＴＧＵ−２レジスタへのラッチが準備完了である
ことを示すために、制御装置４に送られることがある。 そのとき、制御装置４がＣＴＧＵ−１及びＣＴＧＵ−２
レジスタに制御信号とクロックとを与えて３値データと
３値チェック・トリットをラッチする。この３値データ
は、データ出力バスによって３値データ検出及び訂正シ
ステムの訂正された３値データ出力を受け取る装置がそ
れを使用すべ伊適当な時期に、制御装置によってＣＴＧ
Ｕ−１及びＣＴＧＵ−２レジスタからゲート出力される
。 Ｅ９．チェック・トリット発生装置 ＣＴＧＵ−１及びＣＴＧＵ−２チェック・トリット発生
装置は、９トリツト入力からなる各データ・トライト毎
に４つのチェック・トリットを生成する点で機能的に同
一である。チェック・トリット発生装置によって使用さ
れる基本的な機能装置は、第３図に示すチェック・トリ
ット発生器ＣＴＧをトリー状に配列したものである。 第６図を参照すると、チェック・トリット発生装置１０
０は、９つの３値データ入力Ｄｏ−Ｄ８のレベルに従い
、４つのチェック・トリットを与える。尚、ＣＴＧは、
チェック・トリット発生器を表すものとする。ＣＴＧ１
０５乃至１３４の出力は、チェック・トリット１−４に
対応してＣＴ１−１乃至ＣＴｌ−４とラベルされている
。チェック・トリット発生器に対する入力は、前記表１
のＴＥＣＣに従い接続されている。 ＣＴＧ　１０１乃至１０５は、チェック・トリット１、
ＣＴ１−１を生成する。表１の下半分では、チェック・
トリット１はデータ・トリット０．１．３．４．６．８
のもとでＸをもつ。データ・トリット８が使用される最
後の入力である。 尚、データ・トリット１０の下のＸは、この９トリツト
・トライトでは使用されない。Ｘは、各チェック・トリ
ットを発生するためにどのデータ・トリットが使用され
るかを示すものである。 ＤＯ及びＤｌはＣＴＧＩＯＩ接続きれる。Ｄ３及びＤ４
はＣＧＴ１０２に接続される。ＤＯ及びＤ８はＣＴＧ１
０３に接続される。各ＣＴＧ回路は、２つの入力の３値
レベルに従いその出力に３値パリテイ（平衡）を生成す
る。回路１０１は、ＤＯ及びＤｌ上で３値パリテイを生
成する。回路１０２は、Ｄ３及びＤ４上で３値パリテイ
を生成する。回ｍ１０３は、ＤＯ及びＤ８上で３値パリ
テイを生成する。回路１０４は、回路１０１及び１０２
の出力上で３値パリテイを生成する。回路１０５は、回
路１０３及び１０４の出力上で３値パリテイを生成する
。ＤＯ乃至Ｄ８が３値レベル０１２００１１２２にある
場合、Ｄｏ、ＤＩ、Ｄ３、Ｄ４、ＤＯ、Ｄ８は、０１０
０１２である。 回路１０１へのＤＯ及びＤ１人力が１．０であることは
、３値パリテイ１を生成する。回路１０２へのＤ３及び
Ｄ４人力が０、Ｏであることは、３値パリテイ０を生成
する。回路１０４へのＤＯ及びＤ８人力が１．２である
ことは、３値パリテイ０を生成する。回路１０１及び１
０２は、回路１ｏ４に３値１及び０を与え、これによっ
て回路１０４が３値１パリテイを生成する。回路１０４
及び１０３は、回路１０５に３値１及びＯを与え、これ
によって回路１０５が３値１パリテイを生成する。そし
て、回路１０５の出力が結果のＣＴ１−１となる（１番
目のチェック・トリットが１）。 ＣＴＧｌｌｌ乃至１１４は、チェック・トリット２、Ｃ
Ｔ　１−２を生成する。表１２の下半分では、チェック
・トリット２はデータψトリット０．２．３．５．６の
もとでＸをもつ。尚、データ・トリット９．１ｏの下の
Ｘは、この９トリツト・トライトでは使用されない。デ
ータ・トリット８が使用される最後の入力である。Ｘは
、各チェック・トリットを発生するためにどのデータ・
トリットが使用されるかを示すものである。 ＤＯ及びＤ２はＣＴＧｌｌｌに接続きれる。Ｄ３及びＤ
５はＣＧＴ　１１２に接続される。ＤＯはＣＴＧ１１４
に接続される。各Ｃ７０回路は、２つの入力の３値レベ
ルに従いその出力に３値パリテイ（平衡）を生成する。 回路１１１は、ＤＯ及びＤ２上で３値パリテイを生成す
る。回路１１２は、Ｄ３及びＤ５上で３値パリテイを生
成する。 回路１１３は、回路１１１及び１１２の出力上で３値パ
リテイを生成する。回路１１４は、回路１１３及びＤＯ
の出力上で３値パリテイを生成する。 ＤＯ乃至Ｄ８が３値レヘｈｏ　１２００１１２２にある
場合、Ｄｏ、Ｄ２、Ｄ３、Ｄ５、ＤＯは、０２０１１で
ある。回路１１１へのＤｏ及びＤ２人力が０，２である
ことは、３値パリテイ２を生成する。回路１１２へのＤ
３及びＤ５人力が０１１であることは、３値パリテイ１
を生成する。回路１１１及び１１２は、回路１１，３に
３値２及び１を与え、これによって回路１１３が３値Ｏ
パリテイを生成する。回路１１３及びＤＯは、回路１１
４に３値Ｏ及び１を与え、これによって回路１１４が３
値１パリテイを生成する。そして、回路１１４の出力が
結果のＣＴｌ−２となる（２番目のチェック・トリット
が１）。 ＣＴＧ　１２１乃至１２４は、チェック・トリット３、
ＣＴｌ−３を生成する。表１の下半分では、チェック・
トリット２はデータ・トリット１．２．３．７．８のも
とでＸをもつ。尚、データ・トリット９．１０の下のＸ
は、この９トリツト・トライトでは使用されない。デー
タ・トリット８が使用される最後の入力である。Ｘは、
各チェック・トリットを発生するためにどのデータ・ト
リットが使用されるかを示すものである。 Ｄｌ及びＤ２はＣＴＧ１２１に接続される。Ｄ３および
ＤｌはＣＴＧ１２２に接続される。Ｄ８はＣＴＧ１２３
に接続される。 各Ｃ７０回路は、２つの入力の３値レベルに従いその出
力に３値パリテイ（平Ｗ）を生成する。 回路１２１は、Ｄｌ及びＤ２上で３値パリテイを生成す
る。回路１２２は、Ｄ３及びＤ７上で３値パリテイを生
成する。回路１２３は、回路１２１及び１２２の出力上
で３値パリテイを生成する。 回路１２４は、回路１２３及びＤ８の出力上で３値パリ
テイを生成する。 Ｄｏ乃至Ｄ８が３値レベル０１２００１１２２にある場
合、Ｄｌ、Ｄ２、Ｄ３、Ｄｌ、Ｄ８は、１２０２２であ
る。回路１２１へのＤｌ及びＤ２人力が１．２であるこ
とは、３値パリテイ０を生成する。回路１２２へのＤ３
及びＤ７人力が０．２であることは、３値パリテイ２を
生成する。回路１２１及び１２２は、回路１２３に３値
Ｏ及び２を与え、これによって回路１２３が３値２パリ
テイを生成する。回路１２３及びＤ８は、回路１１４に
３値２及び２を与え、これによって回路１２４が３値１
パリテイを生成する。そして、回路１２４の出力が結果
のＣＴｌ−３となる（３番目のチェック・トリットが１
）。 ＣＴＧ１３１乃至１３４は、チェック・トリット４、Ｃ
Ｔｌ−４を生成する。表１の下半分では、チェック・ト
リット２はデータ・トリット４．５．６．７．８のとも
でＸをもつ。尚、データ中トリット９．１０の下のＸは
、この９トリツト・トライトでは、使用されない。デー
タ・トリット８が使用される最後の入力である。Ｘは、
各チェック・トリットを発生するためにどのデータ◆ト
リットが使用されるかを示すものである。 Ｄ４及びＤ５はＣＴＧ　１３１に接続される。ＤＯ及び
ＤｌはＣＴＧ１３２に接続される。Ｄ８はＣＴＧ１３４
に接続される。 各Ｃ７０回路は、２つの入力の３値レベルに従いその出
力に３値パリテイ（平衡）を生成する。 回路１３１は、Ｄ４及びＤＯ上で３値パリテイを生成す
る。回路１３２は、ＤＯ及びＤ７上で３値パリテイを生
成する。回路１３３は、回路１３１及び１３２の出力上
で３値パリテイを生成する。 回路１３４は、回路１３３及びＤ８の出力上で３値パリ
テイを生成する。 Ｄｏ及至Ｄ８が３値レベル０１２００１１２２にある場
合、Ｄ４、Ｄ５、ＤＯ、Ｄ７、Ｄ８は、０１１２２であ
る。回路１３１へのＤ４及びＤ５人力が０，１であるこ
とは、３値パリテイを生成する。回Ｗ１１３２へのＤＯ
及びＤ７人力が１．２であることは、３値パリテイ０を
生成する。回路１３１及び１３２は、回路１３３に３値
１及びＯを与え、これによって回路１３３が３値１パリ
テイを生成する。回路１３３及びＤ８は、回路１３４に
３値１及び２を与え、これによって回路１３４が３値０
パリテイを生成する。そして、回路１３４の出力が結果
のＣＴｌ−４となる（４番目のチェック・トリットがＯ
）。 第９図を参照すると、チェック・トリット発生装置２０
０は、９つの３値デ一タ人力Ｄｏ−Ｄ８のレベルに従い
、４つのチェック・トリットを与える。尚、ＣＴＧは、
チェック・トリット発生器を表すものとする。ＣＴＧ２
０５及至２３４の出力は、チェック・トリット１−４に
対応してＣ７０−１及至ＣＴ２−４とラベルされている
。チェック・トリット発生器に対する入力は、前記表１
のＴＥＣＣに従い接続されている。 ＣＴＧ２０１及至２０５は、チェック・トリット１、Ｃ
７０−１を生成する。表１の下半分では、チエツク◆ト
リット１はデータ・トリット０．１．３．４．６．８の
もとでＸをもつ。データ・トリット８が使用される最後
の入力である。 尚、データ・トリット１０の下のＸは、この９トリツト
・トライトでは使用されない。Ｘは、各チェック・トリ
ットを発生するためにどのデータ・トリットが使用され
るかを示すものである。 ＤＯ及びＤｌはＣＴＧ２０１に接続される。Ｄ３及びＤ
４はＣＴＧ２０２に接続される。ＤＯ及びＤ８はＣＴＧ
２０３に接続される。各Ｃ７０回路は、２つの入力の３
値レベルに従いその出力に３値パリテイ（平衡）を生成
する。回路２０１は、ＤＯ及びＤｌ上で３値パリテイを
生成する。回路２０２は、Ｄ３及びＤ４上で３値パリテ
イを生成する。回路２０３は、ＤＯ及びＤ８上で３値パ
リテイを生成する。回路２０４は、回路２０１及び２０
２の出力上で３値パリテイを生成する。回路２０５は、
回″ｌ８２０３及び２０４の出力上で３値パリテイを生
成する。ＤＯ及至Ｄ８が３値レベル０１２００１１２２
にある場合、ＤＯｌＤｌ、Ｄ３、Ｄ４、ＤＯ、Ｄ８は、
０１００１２である。 回路２０１へのＤＯ及びＤ１人力が１．０であることは
、３値パリテイ１を生成する。回路２０２へのＤ３及び
Ｄ４人力が０１０であることは、３値パリテイＯを生成
する。回路２０４へのＤＯ及びＤ８人力が１．２である
ことは、３値パリテイ０を生成する。回路２０１及び２
０２は、回路２０４に３値１及び０を与え、これによっ
て回路２０４が３値１パリテイを生成する。回路２０４
及び２０３は、回路２０５に３値１及び０を与え、これ
によって回路２０５が３値１パリテイを生成する。そし
て、回路２０５の出力が結果のＣ７０−１となる（１番
目のチェック・トリットが１）。 ＣＴＧ２１１及至２１４は、チエツク・トリク）２、Ｃ
７０−２を生成する。表１の下半分では、チェック・ト
リット２はデータ・トリット０．２．３．５．６のもと
でＸをもつ。尚、データ・トリット９．１０の下のＸは
、この９トリツト・トライトでは使用されない。データ
・トリット８が使用される最後の入力である。Ｘは、各
チェック・トリットを発生するためのどのデータ・トリ
ットが使用されるかを示すものである。 Ｄｏ及びＤ２はＣＴＧ２１１に接続される。Ｄ３及びＤ
５はＣＧＴ２１２に接続される。ＤＯはＣＴＧ２１４に
接続きれる。各Ｃ７０回路は、２つの入力の３値レベル
に従いその出力に３値パリテイ（平衡）を生成する。回
路２１１は、Ｄ。 及びＤ２上で３値パリテイを生成する。回路２１２は、
Ｄ３及びＤ５上で３値パリテイを生成する。回路２１３
は、回路２１１及び２１２の出力上で３値パリテイを生
成する。回路２１４は、回ｗ１２１３及びＤＯの出力上
で３値パリテイを生成する。 Ｄｏ及至Ｄ８が３値レベル０１２００１１２２にある場
合、ＤＯ１Ｄ２、Ｄ３、Ｄ５、ＤＯは、０２０１１であ
る。回路２１１へのＤｏ及びＤ２入力が０，２であるこ
とは、３値パリテイ２を生成する。回路２１２へのＤ３
及びＤ５人力が０．１であることは、３値パリテイ１を
生成する。回路２１１及び２１２は、回路２１３に３値
２及び１を与え、これによって回路２１３が３値０パリ
テイを生成する。回路２１３及びＤ６は、回路２１４に
３値Ｏ及び１を与え、これによって回路２１４が３値１
パリテイを生成する。そして、回路２１４の出力が結果
のＣ７０−２となる（２番目のチェック・トリットが１
）。 ＣＴＧ２２１及至２２４は、チェック・トリット３、Ｃ
７０−３を生成する。表１の下半分では、チェック・ト
リット２はデータ・トリット１．２．３．７．８のもと
でＸをもつ。尚、データ・トリット９．１０の下のＸは
、この９トリツト・トライトでは使用されない。データ
・トリット８が使用される最後の入力である。Ｘは、各
チェック・トリットを発生するためのどのデータ・トリ
ットが使用されるかを示すものである。 Ｄｌ及びＤ２はＣＴＧ２２１に接続される。Ｄ３及びＤ
７はＣＴＧ２２２に接続される。Ｄ８はＣＴＧ２２３に
接続される。 各Ｃ７０回路は、２つの入力の３値レベルに従いその出
力に３値パリテイ　（平衡）を生成する。 回路２２１は、Ｄｌ及びＤｚ上で３値パリテイを生成す
る。回路２２２は、Ｄ３及びＤｌ上で３値パリテイを生
成する。回路２２３は、回路２２１及び２２２の出力上
で３値パリテイを生成する。 回路２２４は、回路２２３及びＤ８の出力上で３値パリ
テイを生成する。 Ｄｏ及至Ｄ８が３値レベル０１２００１１２２にある場
合、Ｄｌ、Ｄ２、Ｄ３、Ｄ７、Ｄ８は、１２０２２であ
る。回路２２１へのＤｌ及びＤ２人力が１．２であるこ
とは、３値パリテイＯを生成する。回路２２２へのＤ３
及びＤ７人力が０．２であることは、３値パリテイ２を
生成する。回路２２１及び２２２は、回路２２３に３値
Ｏ及び２を与え、これによって回路２２３が３値２パリ
テイを生成する。回路２２３及びＤ８は、回路２１４に
３値２及び２を与え、これによって回路２２４が３値１
パリテイを生成する。そして、回路２２４の出力が結果
のＣ７０−３となる（３番目のチェック・トリットが１
）。 ＣＴＧ２３１及至２３４は、チェック・トリット４、Ｃ
７０−４を生成する。表１の下半分では、チェック・ト
リット２はデータ・トリット４．５．６．７．８のもと
でＸをもつ。尚、データ・トリット９．１０の下のＸは
、この９トリツト・トライトでは使用されない。データ
・トリット８が使用される最後の入力である。Ｘは、各
チェック・トリットを発生するためのどのデータ・トリ
ットが使用されるかを示すものである。 Ｄ４及びＤ５はＣＴＧ２３１に接続される。Ｄ６及びＤ
７はＣＧＴ２３２に接続される。Ｄ８はＣＴＧ２３４に
接続される。 各Ｃ７０回路は、２つの入力の３値レベルに従いその出
力に３値パリテイ（平衡）を生成する。 回路２３１ば、Ｄ４及びＤ５上で３値パリテイを生成す
る。回路２３２は、Ｄ６及びＤｌ上で３値パリテイを生
成する。回路２３３は、回路２３１及び２３２の出力上
で３値パリテイを生成する。 回路２３４は、回路２３３及びＤ８の出力上で３値パリ
テイを生成する。 ＤＯ及至Ｄ８が３値レベル０１２００１１２２にある場
合、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８は、０１１２２であ
る。回路２３１へのＤ４及びＤ５人力が０，１であるこ
とは、３値パリテイ１を生成する。回路２３２へのＤ６
及びＤ７人力が１．２であることは、３値パリテイＯを
生成する。回路２３１及び２３２は、回路２３３に３値
１及び０を与え、これによって回路２３３が３値１パリ
テイを生成する。回路２３３及びＤ８は、［ｆ２３４に
３値１及び２を与え、これによって回路２３４が３値０
パリテイを生成する。そして、回路２３４の出力が結果
のＣ７０−４となる（４番目のチェック・トリットが０
）。 Ｅｌｏ、チェック・トリット比較器 第１０図は、チェック・トリットを比較するために使用
されるチェック・トリット比較器４００（第１図）のブ
ロック図である。第１０Ａ図は、チェック・トリット比
較器４００の基本的要素である３値論理比較器の論理動
作を示すための回路図である。 第１０Ａ図を参照すると、２つの３値しベル信号、Ａ及
びＢが４つの入力点に入力され、Ａ及びＢの値に応じて
３値出力が得られる。すなわち、Ａ＞Ｂなら出力は、■ Ａ＝Ｂなら出力は、２ Ａ＜Ｂなら出力は、０ 第１０Ａ図には、３値論理比較語の回路が示されている
。これにおいて、Ｎチャネル及びＰチャネルＭＯＳＦＥ
ＴがそれぞれＮ及びＰによって示されている。ここでは
、エンハンスメントＭＯ３ＦＥＴは、３部ゲートをもつ
。Ｖｔｌ及びＶｔ２（電圧閾値１及び２）はＶＤＤの絶
対値の１／４または３／４である。＋Ｖｔは接地電位を
基準とする。−Ｖｔは＋ＶＤＤを基準とする。　値電圧
は次のように設定される。 Ｐａ　　　Ｐａ　　　Ｐ７　　　Ｐａ　　　　−Ｖｔｌ
＝−１／４・ＶＤＤ　　基準：　ＶＤＤ Ｐｉ　　　Ｐ４　　　Ｐ９　　　ＰＩＯ−Ｖｔ２＝−３
／４−ＶＤＤ　　基準：　ＶＤＤ Ｎ２　　　Ｎ５　　　Ｎ９　　　ＮＩＯ＋Ｖｔ１＝−３
／４・ＶＤＤ　　基準：接地 ＮＩ　　Ｎ３　　Ｎ６　　Ｎ７　　Ｎ８　　＋Ｖｔ２＝
−１／４・ＶＤＤ　　基準：接地 Ａ＜Ｂのとき、出力は、（０）接地電位である。その出
力は、デバイス４０４．４０３によって接地電位に引き
下げられる。デバイス４０３は、ＡがＯのときオンであ
り、デバイス４０４は、ＢがＯでないときオンである。 ＢＯ＝８１＋８２であるゆえ、ＡＯＢＯ＝ＡＯＢ１＋Ａ
ＯＢ２である。因に、ＡＯＢＯは、入力ＡがＯで入力Ｂ
が０の場合を示す。　視察により見て取れるように、Ａ
ＯＢＩとＡＯＢ２の両方においてＡＬｔＢより小ざい。 出力は、デバイス４１０．４０９．４０８によって接地
電位に引き下げられる。デバイス４１０は、Ａ＝１のと
きオンであり、デバイス４０９．４０８はＢ＝３のとき
オンである。デバイス４０８は、Ｂが３／４・ＶＤＤよ
り低いときオンであり、デバイス４０９は、Ｂが１／４
・ＶＤＤより高いときオンであり、それゆえ、Ｂが中心
電圧レベル付近にあるときその両デバイスは、オンであ
る。従って、入力がＡｌＢ２のとき出力はＯに等しい。 このときＡ１が８２よりも小ざいことに留意されたい。 Ａ＞Ｂのとき、出力は、（１）＋ＶＤＤである。その出
力は、デバイス４０２．４０１によって＋ＶＤＤに引き
上げられる。デバイス４０２は、ＡがＯであるときオン
であり、デバイス４０１は、ＢがＯのときオンである。 ＡＯ＝Ａ　１　＋Ａ２であるゆえ、ＡＯＢＯ＝ＡＩＢＯ
＋Ａ２Ｂ０である。視察により見て取れるように、ＡＩ
ＢＯとＡ２Ｂ０の両方においてＡはＢより大きい。出力
は、デバイス４０７．４０６．４０５によって＋ＶＤＤ
に引き上げられる。デバイス４０７は、Ｂ＝１のときオ
ンであり、デバイス４０６．４０５は、Ａ＝２のときオ
ンである。デバイス４０５ば、Ａが３／４・ＶＤＤより
低いときオンであり、デバイス４０６は、Ａが１／４・
ＶＤＤより高いときオンであり、それゆえ、Ａが中心電
圧レベル付近にあるときその両デバイスは、オンである
。従って、入力がＡ２Ｂ１のとき出力は１に等しい。こ
のときＡ２が８１よりも大きいことに留意されたい。 Ａ＝Ｂのとき、出力は、（２）＋ＶＣＮである。その出
力は、Ａ＝２及びＢ＝２のとき、デバイス４１４．４１
３．４１２．４１１によって＋ＶＣＮに引き上げられる
。デバイス４１３．４１２は、Ａが２であるときオンで
あり、デバイス４１４．４１１は、Ｂが２のときオンで
ある。それゆえ、Ａ、Ｂがともに２に等しいとき、出力
は２に等しい。出力はまた、Ａ＝０かっＢ＝Ｏのとき、
デバイス４１６．４１５によｊ　”Ｃ＋　Ｖ　ＣＮ　ニ
引き上げられる。デバイス４１５は、Ａ＝Ｏのときオン
であり、デバイス４１６は、Ｂ＝Ｏのときオンである。 それゆえ、Ａ、ＢがともにＯに等しいとき、出力は２に
等しい。出力はまた、Ａ＝１かつＢ＝１のとき、デバイ
ス４１８．４１７によって＋ＶＣＮに引き上げられる。 デバイス４１７は、Ａ＝１のときオンであり、デバイス
４１８は、Ｂ＝１のときオンである。それゆえ、ＡｌＢ
がともに１に等しいとき、出力は２に等しい。 以上から、入力が等しいとき（ＡＯＢＯｌＡＩＢｌ、ま
たはＡ２Ｂ２）　、出力は２である。 第１０図を参照すると、チェック・トリット比較Ｍ４０
０は、４個の個別の３値論理比較器４３１及至４３４か
らなる。そのめいめいの比較器は、２つのチェック・ト
リットを受取り、その第１のものはレジスタ５を介して
ＣＴＧ−１からＣＴ１線上にあり、その第２のものはＣ
ＴＧ−２からＣＴ２線上にある。個々の比較器４３１及
至４３４は、めいめいが第１０Ａ図に示すように動作し
て４つのシンドローム・トリット５Ｙ−１及至５Ｙ−４
を生成する。これらは、単一エラー検出器（ＳＥＤ）６
００及び複数エラー検出Ｗ　（ＭＥＤ）Ｔｏｏの両方に
転送される。 Ｅｌｌ、単一エラー検出器 第１１図を参照すると、単一エラー検出器６００は、離
散的な単一データ・トリット・エラーを検出するために
４つのシンドローム・トリット（ＳＹ−１及至５Ｙ−４
）をモニタする。そして、レジスタ３からのトリットの
増分、減分またはそのままのどれかを選択して３値イラ
ー訂正コード・システムの出力上にエラーのない出力を
提供するために、データ訂正器５００によって、９個の
選択トリット（Ｓｏ及至Ｓ８）が使用される。単一エラ
ーに遭遇するとき、その選択のうち１つだけがＯまたは
１としてアクティブになり、その他の８個の選択線は３
値２であって、それに関連するデー・トリットにはエラ
ーがないことを示す。 第１１Ａ図を参照すると、単一エラー検出器６００のト
リットＯに関連する回路６１０が拡大されて図示されて
いる。尚、回路６１０中の回路６１１．６１２．６１３
は、第１１図中の同番号で参照される構成を拡大したも
のである。 これにおいて、４つのシンドローム・トリットが、エラ
ーがあるかどうか、もしあるならどのようなタイプの３
値エラーがあるのかについて、９つのデータ・トリット
（Ｄｏ及至Ｄ８）上でモニタされる。９つのデータ・ト
リット（Ｄｏ及至Ｄ８）のおのおのは、関連するデータ
・トリットの状態に応じて、３値１は、入力データ・ト
リットが増分されていることを示し、３値Ｏは、入力デ
ータ・トリットが減分されていることを示し、３値２は
、そのデータ・トリットにはエラーが存在しないことを
示す。 前記衣１では、データ・トリットＯがチェック・トリッ
ト１及び２線上にＸをもち、これは、それらがデータ・
トリットＯをチエツクする際に使用されることを示す。 すなわち、もしデータ・トリット０が増分されているな
ら、ＳＹｌとＳＹ２が３値１１になる。また、データ・
トリット３も、ＳＹＩとＳＹ２をＸにより選択している
。 よって、データ・トリット３のエラーが、データ・トリ
ット３及びＯの両方のエラーを表示するのを防ぐために
、チェック・トリット３は３値２をもチエツクしなくて
はならない。同様に、データ・トリット６エラーは、も
しチェック・トリット４につき３値２がモニタされない
なら、データ・トリットＯをもフラグすることになる。 このため、データ・トリットＯ上の増分エラーはＳＹ１
及至ｓＹ４が１１２２であることによってのみ表示され
、そのとき回路６１１中の４つの検出器がアクティブと
なってその出力を、３値１に対応するＶＤＤに引き上げ
る。データ・トリットＯ上の減分エラーはＳＹＩ及至Ｓ
Ｙ４が００２２であることによってのみ表示され、その
とき回路６１３中の４つの検出器がアクティブとなって
その出力を、３値Ｏに対応する接地電位に引き下げる。 データ・トリットＯ上の無エラー状態は、ＳＹ１及至Ｓ
Ｙ４が２２２２であることによってのみ表示され、その
とき回路６１２中の４つの検出器がアクティブとなって
その出力を、３値２に対応するＶＣＮに引き上げる。 １１２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６１１をアクティベートシ、データ・トリットＯ
が増分きれたことを表示するために選択トリットＳＯが
ＶＤＤに引き上げられる。 ２２２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６１２をアクティベートし、データ・トリット○
が無エラーであることを表示するために選択トリットＳ
ＯがＶＣＮに引き上げられる。 ００２２というランドＣ１−ム（ＳＹＩ及至５Ｙ４）入
力は＠路６１３をアクティベートし、データ・トリット
０が減分されたことを表示するために選択トリットＳＯ
が接地電位に引き下げられる。 １２１２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６２１をアクティベートシ、データ・トリット１
が増分されたことを表示するために選択トリットＳ１が
ＶＤＤに引き上げられる。 ２２２２　トイうシンドローム（ＳＹＩ及至５Ｙ４）入
力は回路６２２をアクティベートし、データ・トリット
１が無エラーであることを表示するために選択トリット
Ｓ１がＶＣＮに引き上げられる。 ０２０２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６２３をアクティベートし、データ・トリット１
が減分されたことを表示するために選択トリットＳ１が
接地電位に引き下げられる。 ２１１２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６３１をアクティベートシ、データ・トリット２
が増分されたことを表示するために選択トリットＳ２が
ＶＤＤに引き上げられる。 ２２２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６３２をアクティベートし、データ・トリット２
が無エラーであることを表示するために選択トリットＳ
２がＶＣＮに引き上げられる。 ２００２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６３３をアクティベートし、データ・トリット２
が減分されたことを表示するために選択トリットＳ２が
接地電位に引き下げられる。 １１１２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６４１をアクティベートシ、データ・トリット３
が増分されたことを表示するために選択トリットＳ３が
ＶＤＤに引き上げられる。 ２２２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６４２をアクティベートシ、データ・トリット３
が無エラーであることを表示するために選択トリットＳ
３がＶＣＮに引き上げられる。 ０００２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６４３をアクティベートし、データψトリット３
が減分きれたことを表示するために選択トリットＳ３が
接地電位に引き下げられる。 １２２１というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６５１をアクティベートシ、データ・トリット４
が増分されたことを表示するために選択トリットＳ４が
ＶＤＤに引き上げられる。 ２ｚ２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６５２をアクティベートし、データ・トリット４
が無エラーであることを表示するために選択トリットＳ
４がＶＣＮに引き上げられる。 ０２２０というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６５３をアクティベートし、データ・トリット４
が減分されたことを表示するために選択トリットＳ４が
接地電位に引き下げられる。 ２１２１というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６６１をアクティベートし、データ・トリット５
が増分されたことを表示するために選択トリットＳ５が
ＶＤＤに引き上げられる。 ２２２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６６２をアクティベートし、データ・トリット５
が無エラーであることを表示するために選択トリットＳ
５がＶＣＮに引き上げられる。 ２０２０というシンドローム（ＳＹＩ及至ＳＹ４）入力
は回路６６３をアクティベートし、データ・トリット５
が減分されたことを表示するために選択トリットＳ５が
接地電位に引き下げられる。 １１２１というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６７１をアクティベートし、データ・トリット６
が増分されたことを表示するために選択トリットＳ６が
ＶＤＤに引き上げられる。 ２２２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６７２をアクティベートし、データ・トリット６
が無エラーであることを表示するために選択トリットＳ
６がＶＣＮに引き上げられる。 ００２０というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６７３をアクティベートし、データ・トリット６
が減分されたことを表示するために選択トリットＳ６が
接地電位に引き下げられる。 ２２１１というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６８１をアクティベートし、データ・トリット７
が増分されたことを表示するために選択トリットＳ７が
ＶＤＤに引き上げられる。 ２２２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６８２をアクティベートシ、データ・トリット７
が無エラーであることを表示するために選択トリットＳ
７がＶＣＮに引き上げられる。 ２２００というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６８３をアクティベートシ、データ・トリット７
が減分されたことを表示するために選択トリットＳ７が
接地電位に引き下げられる。 １２１１というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６９１をアクティベートシ、データ・トリット８
が増分されたことを表示するために選択トリットＳ８が
ＶＤＤに引き上げられる。 ２２２２というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６９２をアクティベートし、データ・トリット８
が無エラーであることを表示するために選択トリットＳ
８がＶＣＮに引き上げられる。 ０２００というシンドローム（ＳＹＩ及至５Ｙ４）入力
は回路６９３をアクティベートし、データ・トリット８
が減分されたことを表示するために選択トリットＳ８が
接地電位に引き下げられる。 単一のトリットがエラーありとフラグきれたとき、シン
ドローム・トリットは、２２２２ではない。このため、
他の８トリツトの単一エラー検出器は、シンドローム・
トリット上で無エラー表示を受け取ることはない。もし
シンドローム・トリットが、データ・トリット８が増分
されたことを表示する１１２１であるなら、検出器６１
２．６２２．６３２．６４２．６５２．６６２．６７２
及び６８２は、２２２２を受け取らず、もってＳＯ乃至
Ｓ８出力が、３値２をあられすＶＣＮに引き上げられる
ことはない。尚、出力にプルアップ抵抗を追加したこと
により、トリット０について回路６１１．６１２．６１
３のどれも選択きれていない如何なる時にも、出力をＶ
ＣＮにプルアップする機能が実行される。 正常には、シンドローム・トリットは、無エラーを表示
する２２２２であってこれは９個のトリットすべてをＶ
ＣＮにプルアップする。そして、エラーに遭遇した時の
み、無エラーの選択線につきプルアップ抵抗が有効にな
る。 第１１Ｂ図を参照すると、単一エラーＯＲ回路６５０が
、単一エラーを表示する単一線を与えるために、９つの
選択線（ＳＯ乃至Ｓ８）上でＯＲ機能を実行する。回路
６１４乃至６９４は、選択した線上でＮ０Ｔ２（１また
は０）であるかどうかを監視する。そして、もし９つの
選択線のどれかがレベル１または０にあるなら、単一エ
ラーＯＲ回路６５０の出力は１になり、これは単一トリ
ット・エラーを示す。また、すべての選択線がレベル２
であるとき、出力は０になり、これは単一エラーでない
ことを示す。 Ｅ１２．無エラー検出器 第１２図を参照すると、無エラー検出器８００は、９本
の選択線（Ｓｏ乃至Ｓ８）を単一エラー検出器６００か
ら受け取る。無エラー検出Ｗ６００は、９本の選択線（
Ｓｏ乃至Ｓ８）上でＡＮＤ機能を実行して、無エラーを
示す単一線を与える。これにおいて、回路８０１乃至８
１２は選択した線上のレベル２（１でもＯでもない）を
監視する。そして、９本の選択線（Ｓｏ乃至Ｓ８）すべ
てがレベル２であるとき（無エラー）、出力は、データ
・トライト全体の無エラー状態を表示するべく１になる
。もし９本の選択線（Ｓｏ乃至Ｓ８）のうちのどれかが
１またはＯのレベルにあるなら（増分エラーまたは減分
エラー）、出力は０となってデータ・トライトがエラー
を有する事が表示される。 さて、選択線５Ｏ１Ｓ１、及びＳ２は、回路８０１．８
０２及び８０３でＡＮＤされ、選択線Ｓ３、Ｓ４、及び
Ｓ５は、回路８０４．８０５及び８０６でＡＮＤされ、
選択線Ｓ３、Ｓ７、及びＳ８は、回路８０６．８ｏ７及
び８０８でＡＮＤされる。これら３つのＡＮＤ信号は、
回路８１０１８１１．８１２でざらにＡＮＤされて出力
線８１３に出力が与えられる。 回路８０１上のＳｏ上のレベル２はその回路をオンにゲ
ートする。 回路８０２上の８１上のレベル２はその回路をオンにゲ
ートする。 回路８０３上の８２上のレベル２はその回路をオンにゲ
ートする。 ３つの回路８０１．８０２．８ｏ３がすべてオンである
とき、回路８１２に至る出力は、レベル１である。 回路８０４上の８３上のレベル２はその回路をオンにゲ
ートする。 回路８０５上の８４上のレベル２はその回路をオンにゲ
ートする。 回路８０６上の８５上のレベル２はその回路をオンにゲ
ートする。 ３つの回路８０４．８０５．８０６がすべてオンである
とき、回路８１１に至る出力は、レベル１である。 回路８０７上の３６上のレベル２はその回路をオンにゲ
ートする。 回路８０８上の８７上のレベル２はその回路をオンにゲ
ートする。 回路８０９上のＳ８上のレベル２はその回路をオンにゲ
ートする。 ３つの回路８０７．８０８．８０９がすべてオンである
とき、回路８１０に至る出力は、レベル１である。 回路８１０．８１１．８１２に至る３つのすべての入力
がレベル１であるとき、回路８１０，８１１．８１２は
すべてオンにゲートされ、よって出力８１３はＶＤＤ　
（レベル１）に引き上げられ、これは無エラー状態を示
す。 回路８０１のＳｏ上のレベル１は、その回路をオフに遮
断する。 回路８０１のＳｏ上のレベルＯは、その回路をオフに遮
断する。 回路８０２の８１上のレベル１ば、その回路をオフに遮
断する。 回路８０２の８１上のレベルＯは、その回路をオフに遮
断する。 回路８０３の８２上のレベル１は、その回路をオフに遮
断する。 回路８０３の８２上のレベル０は、その回路をオフに遮
断する。 回路８０１．８０２、または８０３のどれかがオフであ
るとき、回路８１２へ至る出力は、レベルＯにある。 回路８０４の８３上のレベル１は、その回路をオフに遮
断する。 回路８０４の８３上のレベルＯは、その回路をオフに遮
断する。 回路８０５の８４上のレベル１は、その回路をオフに遮
断する。 回路８０５の８４上のレベル０は、その回路をオフに遮
断する。 回路８０６の８５上のレベル１は、その回路をオフに遮
断する。 回路８０６の３５上のレベルＯは、その回路をオフに遮
断する。 回路８０４．８０５、または８０６のどれかがオフであ
るとき、回路８１１へ至る出力は、レベル０にある。 回路８０７の３６上のレベル１は、その回路をオフに遮
断する。 回路８０７の８６上のレベルＯは、その回路をオフに遮
断する。 回路８０８の８７上のレベル１は、その回路をオフに遮
断する。 回路８０８の８７上のレベルＯは、その回路をオフに遮
断する。 回路８０９の８８上のレベル１は、その回路をオフに遮
断する。 回路８０９の８８上のレベル０は、その回路をオフに遮
断する。 回路８０７．８０８、または８０９のどれかがオフであ
るとき、回路８１０へ至る出力は、レベルＯにある。 回路８１０．８１１または８１２の３つの入力のうちど
れか１つがレベルＯにあるとき、その信号が駆動する回
路は遮断される。 このことは、ｖＤＤ（レベル１）へ至る直列路を遮断し
、出力がＶＤＤへ引き上げられるのを禁止する。もって
出力は接地電位に引き下げられ（レベルＯ）、それはエ
ラー状態を示す。 ９本の選択線（Ｓｏ乃至Ｓ８）がレベル２にあるとき、
出力８１３はレベル１にあって無エラー状態を表示する
。９本の選択線（Ｓｏ乃至Ｓ８）のどれかが１またはＯ
レベルになるとき、全体的なＡＮＤ機能が遮断され、出
力８１３が接地電位に至って、データートリットの１つ
がエラーであることを示す。 Ｅ１３．複数エラー検出器 第１３図を参照すると、複数エラー検出器７００は、複
数エラー、すなわち２つ以上のトリットでのエラーを検
出するために４つのシンドローム・トリット（ＳＹＩ乃
至５Ｙ４）を監視する。 これの出力は、それが１であるときに、複数トリット・
エラーを表示する。 尚、表１において、データ・トリット○がチェック・ト
リット１．２上でＸをもち、これはそれらがデータート
リットＯをチエツクするために使用されることを示す。 もしデータ・トリット０が増分されていたならＳＹＩ及
びＳＹ２は３値１１となる。また、データ・トリット３
もＳＹＩ及びＳＹ２をＸで選択されている。データ・ト
リット３上のエラーがトリット３及びＯの両方を表示す
るのを防止するために、チェック・トリット３について
３値２をも監視しなくてはならない。同様に、もし３値
２が監視されないならデータ・トリット６エラーもデー
タートリットＯをフラグすることになる。 単一エラー検出器６００中の４トリツト中コードは単一
トリット・エラーを表示することに留意されたい。これ
らの単一エラーを示すコードのどれにもそのコードが一
致しないなら、９本の選択線（Ｓｏ乃至Ｓ８）はすべて
レベル２にプルアップきれる。すなわち、０でも１でも
ないことにより、選択線は単一トリット・エラーが存在
しないことを示す。しかし、このことは複数のトリット
・エラーが存在しないことを言明するものではない。複
数のトリットやエラーを感知するためには更なるチエツ
クが必要である。複数エラー検出器７００の回路７０４
の無エラー表示入力は、無エラー検出器８００から来る
。回路７００は、無エラー表示入力がレベル１である時
にゲートされる。回路７０４並列（ＯＲ）回路７０５．
７０６及び７０７と直列（ＡＮＤ）である。回路８００
からの無エラー表示入力は、すべての選択線（ＳＯ乃至
Ｓ８）がレベル２であるときレベル１となる。このこと
は、複数トリット・エラーが存在するとき生じる。 データ・トリットＯ上の増分エラーは、ＳＹｌ乃至ＳＹ
４が１１２２であることによって表示され、そのとき、
回路６１１（第１１図）の４つの検出器がアクティブに
なって出力を３値１に対応するＶＤＤに引き上げる。デ
ータ・トリットＯ上の減分エラーは、ＳＹＩ乃至ＳＹ４
が００２２であることによって表示され、そのとき、回
路６１３（第１１図）の４つの検出器がアクティブにな
って出力を３値Ｏに対応する接地電位に引き下げる。無
エラー状態は、ＳＹｌ乃至ＳＹ４が２２２２であること
によって表示され、そのとき、回路６１２（第１１図）
の４つの検出器がアクティブになって出力を３値２に対
応するＶＣＮに引き上げる。 複数エラー検出器は、前記表１でＸをもたない位置をモ
ニタする。その空白位置は、関連チェック・トリット上
で３値２でなくてはならない。 複数エラー検出器は、回路７０１乃至７０７かラナル。 比較Ｍ７０１．７０２．７０３Ｌｔ、３値比較器である
。その比較器の出力は、３つの３値レベルのうち１つに
ある。その出力の１またはＯは比較の不一致を示す。そ
の出力のレベルは、ＳＹｌ＞ＳＹ２を示す。その出力の
レベルＯは、ＳＹｌ＜ＳＹ２を示す。その出力のレベル
２ば、５Ｙ１＝ＳＹ２を示す。 エラー状態が存在しない時は、４つのシンドローム・ト
リット（ＳＹＩ乃至５Ｙ４）がレベル２にある。また、
無エラー検出Ｎ８００からの無エラー表示子はレベル１
にある。その理由は次のとおりである。すなわち、４つ
のシンドローム・トリット（ＳＹＩ乃至５Ｙ４）が単一
エラー検出器６００中で２２２２であるとき、それは回
路６１２．６２２．６３２．６４２．６５２．６６２．
６７２．９８２及び６９２をオンにゲートし、９本の選
択線（Ｓｏ乃至Ｓ８）上にレベル２を発生きせる。そし
て９本の選択線（Ｓｏ乃至Ｓ８）がすべてレベル２であ
ることは無エラー表示子上にレベル１をもたらす。する
と、無エラー表示子が回路７０４をオンにゲートして複
数エラー検出器７００において複数エラーのサンプリン
グを開始きせる。このとき４つのシンドローム・トリッ
ト（ＳＹＩ乃至５Ｙ４）がすべてレベル２にあるので、
回路７０１．７０２．７０３からの出力がレベル２どな
って入力シンドローム・トリットの一致を表示する。回
路７０１へのＳＹＩ及びＳＹ２がともにレベル２である
ことは、回路７０１の比較出力のレベル２をもたらす。 回路７０２へのＳＹ２及びＳＹ３がともにレベル２であ
ることは、回路７０２比較出力のレベル２をもたらす。 回路７０３へのＳＹ３及びＳＹ４がともにレベル２であ
ることは、回路７０３の比較出力のレベル２をもたらす
。回路７０１の比較出力のレベル２は、Ｎ０Ｔ２　（２
でない）検出器７０５を遮断する。回路７０２の比較出
力のレベル２は、Ｎ０Ｔ２　（２ではない）検出Ｍ７０
６を遮断する。 回路７０３の比較出力のレベル２は、Ｎ０Ｔ２（２でな
い）検出器７０７を遮断する。このように、３つのＮ０
Ｔ２検出器がすべて遮断されると、複数エラー出力はＶ
ＤＤに引き上げられる事がなく、出力レベルは出力レベ
ルＯであって、これは複数エラーが存在しないことを示
す。 複数エラー状態が存在する時は、４つのシンドローム・
トリット（ＳＹＩ乃至５Ｙ４）のレベル２にある訳では
なくなる。また、無エラー検出器８００からの無エラー
表示子はレベル１　（エラーなし）にある。その理由は
次のとおりである。すなわち、４つのシンドローム◆ト
リット（ＳＹＩ乃至５Ｙ４）が単一エラー検出器のどの
コードにも一致しないと、選択きれた線が抵抗を介して
ＶＣＮに引き上げられ、その選択された線がすべてレベ
ル２であることは無エラー表示子上にレベル１を発生さ
せる。すると、無エラー表示子が回路７０４をオンにゲ
ートして複数エラー検出器７００において複数エラーの
サンプリングを開始きせる。このとき、４つのシンドロ
ーム・トリット（ＳＹＩ乃至５Ｙ４）がすべてレベル２
にある訳ではないので、回路７０１．７０２．７０３か
らの出力にはレベル２ではないものが存在して、３つの
比較器の出力のうちの少なくとも１つが不一致を表示す
る。回路７０１へのＳＹＩ及びＳＹ２が不一致であるこ
とは、回路７０１の比較出力のレベルＯまたは１をもた
らす。回路７０２へのＳＹ２及びＳＹ３が不一致である
ことは、回路７０２の比較出力のレベルＯをもたらす。 回路７０３へのＳＹ３及びＳＹ４が不一致であることは
、回路７０３の比較出力のレベルＯまたは１をもたらす
。回路７０１．７０２．７０３のどれかの出力がレベル
２でないことは、Ｎ０Ｔ２　（２でない）検出器７０５
．７０６．７０７の少なくとも１つをオンにゲートし、
これにより、複数エラー出力はＶＤＤに引き上げられ、
出力レベルはレベル１であって、これは複数エラーが存
在することを示す。 Ｅ１４．エラー表示器 第１７図を参照すると、エラー表示器７５０は、データ
・トライトのエラー状態を示す単一の３値出力を生成す
る。そのレベル１は、単一エラーをあられす。そのレベ
ル２は、無エラーをあられす。そのレベル１は、複数エ
ラーをあられす。 単一エラーが存在する時、単一エラー検出器６５０から
のレベル１出力が、レベル１検出器７５１をオンにゲー
トし、エラー表示器７５０の出力を、レベル１　（単一
エラー）に対応するＶＤＤに引き上げる。同時にＮ０Ｔ
Ｉ　（１でない）検出器７５３は遮断きれる。 複数エラーが存在する時、複数エラー検出器７ｏＯから
のレベル１出力が、レベル１検出器７５２をオンにゲー
トし、エラー表示器７５０の出力を、レベルＯ（複数エ
ラー）に対応する接地レベルに引き下げる。同時に、Ｎ
０ＴＩ検出ｄ７５４は遮断される。 エラーが存在しない時、単一エラー検出器７００からの
レベルＯ出力が、レベル１検出器７５１を遮断し、出力
がＶＤＤまで引き上げられるのを禁止する。このときＮ
０ＴＩ検出器７５３はオンにゲートされる。また複数エ
ラー検出器７００からのレベルＯ出力が、レベル１検出
Ｍ７５２をオフに遮断し、ＶＤＤへの出力の引き上げを
禁止する。また、複数エラー検出器７００からのレベル
０出力は、エラー表示器７５０の出力Ｎ０Ｔ１検出器７
５４をオンにゲートする。そうして出力Ｎ０Ｔ１検出器
７５３及び７５４の両方がオンであることにより、出力
はレベル２に対応するＶＣＮに引き上げられる（エラー
なし）。 Ｅ１５．データ訂正器 第２図を参照すると、データ訂正器５７０は、マルチプ
レクサ（ＭＰＸＵ）５７０と、減分装置（ＤＥＣＵ）５
４０と、増分装置（ＩＮＣＵ）５２０から成っている。 単一エラー検出器からの９本の選択線（Ｓｏ乃至Ｓ８）
の制御のもとで、マルチプレクサが出力バスに対して、
増分されたデータ・トライトか、減分きれたデータ・ト
ライトか、変更されないデータ・トライトを引き渡す。 Ｅ１６．３値論理減分装置 第１５図に示す３値論理減分装置は、第１５Ａ図及び第
１５Ｂ図に詳細に示すような３値減分器（ＤＥＣ）の複
数個からなる。第１５Ａ図及び第１５Ｂ図を参照すると
、減分器は３値入力から１を引くことによフて入力を減
分する（入力がＯのときは２に繰り下がる）。 入力が０のときは、デバイス５５１及び５５４がオンで
、デバイス５５２及び５５３がオフである。デバイス５
５２がオフであることはＶＤＤを出力線５５５から阻止
し、デバイス５５３がオフであることは接地電位を出力
線５５５から阻止する。デバイス５５４がオンであるこ
とはＶＣＮ（２）を通じさせ、以て出力線を２にセット
する。 入力が１のときは、デバイス５５２及び５５３がオンで
、デバイス５５１及び５５４がオフである。デバイス５
５１がオフであることはＶＤＤを出力線５５５から阻止
し、デバイス５５４がオフであることはＶＣＮを出力線
５５５から阻止する。デバイス５５３がオンであること
は接地電位（０）を通じさせ、以て出力線をＯにセット
する。 入力が２のときは、デバイス５５１及び５５２がオンで
、デバイス５５３及び５５４がオフである。デバイス５
５３がオフであることは接地電位を出力線５５５から阻
止し、デバイス５５４がオフであることはＶＣＮを出力
線５５５から阻止する。デバイス５５１および５５２が
オンであることはＶＤＤ　（１）を通しさせ、以て出力
線を１にセットする。 第１５図の減分器は、第１５Ａ図の３値減分式（ＤＥＣ
）５４１乃至５４９を複数個配列して構成される。第１
５図の減分器は、データ線ＤＯ乃至Ｄ８上の９個のトリ
ットをおのおの減分してその減分出力をマルチプレクサ
５７０に線ＤＥＣ−Ｏ乃至ＤＥＣ−８上で引き渡す。 Ｅ１７．３値論理増分装置　第１４図に示す３値論理増
分装置５２０は、第１４Ａ図及び第１４Ｂ図に詳細に示
すような３値増分器（ＩＮＣ）の複数個からなる。第１
５Ａ図及び第１５Ｂ図を参照すると、増分器は３値入力
から１を加えることによ１て入力を増分する（入力が２
のときはＯに繰り上がる）。入力がＯのときは、デバイ
ス５３１及び５３２がオンで、デバイス５３３及び５３
４がオフである。デバイス５３３がオフであることは接
地電位を出力線５３５から阻止し、デバイス５３４がオ
フであることはＶＣＮ　（２）を出力線５３５から阻止
する。デバイス５３１がオンであることはＶＤＤ　（１
）を通じさせ、以て出力線を１にセットする。 入力が１のときは、デバイス５３３及び５３４がオンで
、デバイス５３１及び５３２がオフである。デバイス５
３１がオフであることはＶＤＤを出力線５３５から阻止
し、デバイス５３２がオフであることを接地電位（０）
出力線５３５から阻止する。デバイス５３４がオンであ
ることはＶＣＮ（２）を通じさせ、以て出力線を２にセ
ットする。 入力が２のときは、デバイス５３２及び５３３がオンで
、デバイス５３１及び５３４がオフである。デバイス５
３１がオフであることはＶＤＤを出力線５３５から阻止
し、デバイス５３４がオフであることはＶＣＮを出力線
５３５から阻止する。デバイス５３２及び５３３がオン
であることは接地電位を通じさせ、以て出力線をＯにセ
ットする。 第１４図の増分器は、第１４Ａ図の３値増分器（ＩＮＣ
）５２１乃至５２９を複数個配列して構成される。第１
４図の増分器は、データ線ＤＯ乃至Ｄ８上の９個のトリ
ットをおのおの増分してその増分出力をマルチプレクサ
５７０に線ｌＮＣ−０乃至ｌＮＣ−８上で引き渡す。 Ｅ１８．マルチプレクサ 第１６図のマルチプレクサ（ＭＰＸＵ）５７０は、９個
の個別のマルチプレクサ要素（ＭＰＸ）５７１乃至５７
９を有し、それは出力バス上に特定の３値レベルを配置
するために３つの入力線のうちの１つを選択するもので
ある。選択線上の３値レベルに基づき、マルチプレクサ
５７０は、読み取ったデータ・トリットか、減分器５４
０か、増分器５２０のどれかからの入力レベルを出力線
上に配置する。論理レベル２上の選択線は、無エラー状
態をあられし、従って、読み取りデータ線Ｄ２は訂正を
要することなく選択される。論理レベル１の選択線は、
データが論理レベル１だけ増分されていることを示し、
従フて論理レベル１だけ減分されたＤ１上の減分器入力
線が出力として選択され、もってデータ訂正が実行きれ
る。論理レベル０の選択線は、データが論理レベル１だ
け減分されていることを示し、従って論理レベル１だけ
増分されたＤｏ上の増分器入力線が出力として選択され
、以てデータ訂正が実行される。 ３値レベル選択線はっぎのように機能する。すなわち、 １＝減分器５４０からのＤ１人力を選択２＝無変更デー
タ・トリット線からのＤ２人力を選択 ０＝増分器５２０からのＤ１人力を選択第１６Ａ図を参
照すると、３値マルチプレクサ要素は次のように動作す
る。 選択線（Ｓ）が論理１のとき、それはデバイス５８１の
＋Ｖｔ２よりも高い。それゆえデバイス５８１はオンで
あって、Ｄ１データをマルチプレクサヘゲートする。ま
た、選択線（Ｓ）の論理１はデバイス５８４の−Ｖｔ２
よりも高く、以てデバイス５８４をターンオフしてＤＯ
デデー入力を禁止する。ざらに選択線（Ｓ）の論理１は
デバイス５８３はターンオンするがデバイス５８２はタ
ーンオフし、Ｄ２データ入力を禁止する。Ｄ１人力はＳ
入力上の論理ルベルによって選択される。ノードＡの３
値レベルがデバイス５８５．５８８．５８７．５８６を
制御して、ノードＡの信号に等しい出力を線５８９に与
える。ノードＡの論理１はデバイス５８５をターンオン
し、出力子ＶＤＤすなわち論理１に引き上げる。ノード
Ａの論理Ｏはデバイス５８８をターンオンし、出力を＋
ＶＤＤすなわち接地レベルに引き下げる。ノードＡの論
理２はデバイス５８７．５８６をターンオンし、出力を
十ＶＣＮすなわち論理２に引き上げる。 選択線（Ｓ）が論理２のとき、それはデバイス５８３の
＋Ｖｔｌよりも高い。それゆえデバイス５８３はオンで
あって、Ｄ２データをマルチブレクサヘゲートする。ま
た、選択線（Ｓ）の論理２はデバイス５８２の−Ｖｔｌ
よりも低く、以てデバイス５８２をターンオンする。デ
バイス５８１は、選択線（Ｓ）の論理２がデバイス５８
１の＋Ｖｔ２よりも低いので論理２によって禁止され、
デバイス５８４は、＋ＶＣＮレベルが−Ｖｔ２よりも高
いことによって禁止される。それゆえ、選択線（Ｓ）の
論理２は、Ｄ２人力の選択をもたらす。ノードＡのＤ２
という３値レベルがデバイス５８５．５８８．５８７．
５８６を制御して、ノードＡの信号に等しい出力を線５
８９に与える。ノードＡの論理１はデバイス５８５をタ
ーンオンし、出力を＋ＶＤＤすなわち論理１に引き上げ
る。ノードＡの論理Ｏはデバイス５８８をターンオンし
、出力を＋ＶＤＤすなわち接地レベルに引き下げる。ノ
ードＡの論理２はデバイス５８７．５８６をターンオン
し、出力を＋ＶＣＮすなわち論理２に引き上げる。 選択線（Ｓ）が論理Ｏのとき、それはデバイス５８４の
−Ｖｔ２よりも低い。それゆえデバイス５８４はオンで
あって、Ｄ○デデーをマルチブレクサヘゲートする。ま
た、選択線（Ｓ）の論理Ｏはデバイス５８１の＋Ｖｔ２
よりも低く、以てデバイス５８１をターンオフしてＤ１
データ入力を禁止する。ざらに選択線（Ｓ）の論理１は
デバイス５８２はターンオンするがデバイス５８３はタ
ーンオフし、Ｄ２データ入力を禁止する。Ｄ。 入力はＳ入力上の論理０レベルによって選択される。ノ
ードＡのＤｏという３値レベルがデバイス５８５．５８
８．５８７．５８６を割部して、ノードＡの信号に等し
い出力を線５８９に与える。ノードＡの論理１はデバイ
ス５８５をターンオンし、出力を＋ＶＤＤすなわち論理
１に引き上げる。ノードＡの論理０はデバイス５８８を
ターンオンし、出力を＋ＶＤＤすなわち接地レベルに引
き下げる。ノードＡの論理２はデバイス５８７．５８６
をターンオンし、出力をＶＣＮすなわち論理２に引き上
げる。 Ｆ９作用 本発明の３値エラー検出及び訂正システムによって処理
される３つの状態として、エラーなし、単一エラー、複
数エラーがある。そのめいめいの場合の処理を以下説明
する。 Ｆｌ、エラーなし ３値データ・ソース２から０１２００１１２２という入
力データ・トリットＤＯ乃至Ｄ９が、チェック・トリッ
ト発生装置１００及びＣＴＧＵ−２レジスタ３に読み込
まれるとする。すると、 Ｃ７０回路１０１は、０及び１人力をもち、その出力に
１を発生する。 ＣＴＧ回路１０２は、Ｏ及びＯ入力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路１０３は、１及び２人力をもち、その出力に
０を発生する。 ＣＴＧ回ｙＰ１１０４は、１及びＯ入力をもち、その出
力に１を発生する。 Ｃ７０回路１０５は、１及び０人力をもち、ＣＴ１−１
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト１）。 ＣＴＧ＠路１１１は、Ｏ及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１１２は、０及び１人力をもち、その出力に
１を発生する。 ＣＴＧ回路１１３は、２及び１人力をもち、その出力に
Ｏを発生する。 Ｃ７０回路１１４ば、０及び１人力をもち、ＣＴ１−２
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト２）。 ＣＴＧ回路１２１は、１及び２人力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路１２２は、Ｏ及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１２３は、Ｏ及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１２４は、２及び２人力をもち、ＣＴ１−３
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト３）。 Ｃ７０回路１３１は、○及び１人力をもち、その出力に
１を発生する。 Ｃ７０回路１３２は、１及び２人力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路１３３は、１及びＯ入力をもち、その出力に
１を発生する。 ＣＴＧ回路１３４は、１及び２人力をもち、ＣＴ１−４
にＯを発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト４）。 ＣＴＧ−２レジスタ３からチェック・トリット発生器２
００に、入力データ・トリットＤＯ乃至Ｄ９＝０１２０
０１１２２が読み込まれる。 Ｃ７０回路２０１は、Ｏ及び１人力をもち、その出力に
１を発生する。 ＣＴＧ回路２０２は、０及び０人力をもち、その出力に
Ｏを発生する。 Ｃ７０回路２０３は、１及び２人力をもち、その出力に
０を発生する。 Ｃ７０回路２０４は、１及びＯ入力をもち、その出力に
１を発生する。 Ｃ７０回路２０５は、１及び０人力をもち、ＣＴ２−１
に１を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト１）。 Ｃ７０回路２１１は、Ｏ及び２人力をもち、その出力に
２を発生する。 Ｃ７０回路２１２は、Ｏ及び１人力をもち、その出力に
１を発生する。 ＣＴＧ回路２１３は、２及び１人力をもち、その出力に
Ｏを発生する。 Ｃ７６回路２１４は、０及び１人力をもち、ＣＴ２−２
に１を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト２）。 Ｃ７０回路２２１は、１及び２人力をもち、その出力に
０を発生する。 ＣＴＧ＠路２２２は、０及び２人力をもち、その出力に
２を発生する。 Ｃ７０回路２２３は、Ｏ及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路２２４は、２及び２人力ｆｌち、ＣＴ２−３
に１を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト３）。 Ｃ７０回路２３１は、０及び１人力をもち、その出力に
１を発生する。 Ｃ７０回路２３２は、１及び２人力をもち、その出力に
０を発生する。 ＣＴＧ回路２３３は、１及びＯ入力をもち、その出力に
１を発生する。 ＣＴＧ回路２３４は、１及び２人力をもち、ＣＴ２−４
にＯを発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト４）。 そして、チェック・トリット比較詰４００が、チェック
・トリット発生器番号１の出力とチェック・トリット発
生器番号２の出力を比較して、シンドローム・トリット
（ＳＹＩ乃至５Ｙ４）を生成する。 比較回路４３１は、１及び１人力をもち、一致を示す２
を出力する。 比較回路４３２は、１及び１人力をもち、一致を示す２
を出力する。 比較回路４３３は、１及び１人力をもち、一致を示す２
を出力する。 比較回路４３４は、０及びＯ入力をもち、一致を示す２
を出力する。ＳＹＩ乃至ＳＹ４は、２２２２である。 単一エラー検出器６００が、２２２２であるシンドロー
ム・トリットＳＹＩ乃至ＳＹ４をモニタする。すると、
ＡＮＤ＠路６４２．６６２．６７２．６８２及び６９２
はすべてアクティブであって選択トリットＳＯ乃至Ｓ８
をレベル２に対応するＶＣＮに引き上げ、このことは、
すべてのデータ・トリットが正しくエラー訂正は必要で
ないことを示す。選択トリットは、２２２２２２２２２
である。 選択トリットＳＯ乃至Ｓ８がマルチプレクサ５７０に対
してすべて２であることは、マルチプレクサ要素５７１
乃至５７９をして、Ｄｏ乃至Ｄ８データ線を無訂正ある
いは元のままの状態でデータ出力線へ通過させるべくゲ
ートするようにアクティベートする。 単一エラー検出回路のトリットＯは、単一エラー検出Ｎ
６００上のトリット０の拡張回路である。その入力上で
、ＳＹｌ乃至ＳＹ４は、２２２２である。 ＡＮＤ回路６１１は、上２つのレベル１感知器をターン
オフされ、下２つの感知器をターンオンされる。直列接
続は、上２つの感知器のどれかがオフであることによっ
て切断され、回路６１１は、出力をＶＤＤ　（レベル１
）に引き上げない。 ＡＮＤ＠路６１３は、上２つのレベルＯ感知器をターン
オフされ、下２つの感知器をターンオンされる。直列接
続は、上２つの感知器のどれかがオフであることによっ
て切断され、回路６１３は、出力を接地電位（レベルＯ
）に引き下げない。 ＡＮＤ回路６１２は、４つのレベル２感知器をすべてタ
ーンオンきれる。その直列接続は、ＶＣＮから出力へ接
続され、ＡＮＤ回路６１２が出力をＶＣＮレベル２に引
き上げ、これはエラーがないことを表示する。 単一エラーＯＲ回路６５０は、訂正を必要とするデータ
・トリットがあるかどうかをチエツクするために選択ト
リットＳＯ乃至Ｓ８をＯＲする。 選択トリットＳＯ乃至Ｓ８が２２２２２２２２２である
とき、すべてのＮ０Ｔ２感知器はオフであり、出力はＶ
ＤＤに引き上げられず、出力レベルはＯであって、単一
トリット・エラーが存在しないことを表示する。 無エラー検出１１８００は、選択トリットＳＯ乃至Ｓ８
上でＡＮＤ機能を実行する。入力が２２２２２２２２２
であるので、９個のレベル２感知器８０１乃至８０９は
オンである。そしてデバイス８０３．８０６．８０９上
の３値信号は、１１１であって、これらはデバイス８１
０．８１１．８１２でＡＮＤされて、出力８１３をＶＤ
Ｄレベル１に引き上げる。無エラー表示信号上の３値論
理レベル１は、単一トリット・エラーが存在しないこと
を示す。 複数エラー検出Ｍ７００は、４つのシンドローム・トリ
ットＳＹＩ乃至ＳＹ４の間に矛盾がないかどうかチエツ
クする。シンドローム争コードが単一トリット・エラー
のどのコードにも一致しない時、単一エラー検出器中の
抵抗によってＶＣＮに引き上げられ、複数トリットのた
めに無エラー表示子が２になることもある。 この場合の複数トリット・エラーでは、無エラー表示子
は１であって、これは単一エラーが存在しないことを示
す。このとき、出力を、レベル１に対応するＶＤＤに引
き上げるように導通経路を完成するためには、３つのＮ
０Ｔ２感知！７０５．７０６．７０７のうち１つがアク
ティブでありざえすればよく、それによって複数エラー
が存在することが表示される。このエラー無しの場合、
複数トリット・エラーを表示しないためには、３つのＮ
０Ｔ２感知器７０５．７０６．７゜７がすべてオフでな
くてはならない。 比較器７０１の入力は２２であって、その出力は２、Ｎ
０Ｔ２感知器７０５はオフである。 比較Ｍ７０２の入力は２２であって、その出力は２、Ｎ
０Ｔ２感知器７０６はオフである。 比較器７０３の入力は２２であって、その出力は２、Ｎ
０Ｔ２感知器７０７はオフである。 これら３つのＮ０Ｔ２感知器７０５．７０６．７０７が
オフであることにより、引き上げ経路が完成せず、出力
はＯとなる。このことは、複数エラーが存在しないこと
を示す。 エラー表示器７５０ば、エラー表示信号を発生する。単
一エラー検出器６５０からの単一エラー信号はレベルＯ
であって、レベル１感知器７５１をターンオフして、Ｎ
０ＴＩ感知器７５３をターンオンする。複数エラー検出
器７００からの単一エラー４３号はレベル０であって、
レベル１感知器７５２をターンオフして、Ｎ０ＴＩ感知
藩７５４をターンオンする。感知器７５３及び７５４が
オンであることにより、ＶＣＮに対する引き上げ経路が
完成され、出力は３値論理レベル２どなって、これはエ
ラーが存在しないことを示す。 Ｆ２．単一エラー 単一エラーの例として、ＣＴＧ−２レジスタを通じてト
ライトを転送するときに、トライトのＤＯ綿線上トリッ
トに０から１への増分が生じたと仮定する。すなわち、
トライトは、［ｏ］　１２００１１２２としてレジスタ
に読み込まれ、［１］１２００１１２２として読み出さ
れたとする。 従って、ＣＴＧＵ−１によって生成されるチェック・ト
リットは、ＣＴＧＵ−２によって生成されるチェック・
トリットとは異なる。 ＣＴＧ回路１０１は、Ｏ及び１人力をもち、その出力に
１を発生する。 ＣＴＧ回路１０２は、Ｏ及び０人力をもち、その出力に
０を発生する。 ＣＴＧ回路１０３は、１及び２人力をもち、その出力に
Ｏを発生する。 Ｃ７０回路１０４は、１及び０人力をもち、その出力に
１を発生する。 ＣＴＧ回路１０５は、１及び０人力をもち、ＣＴ１−１
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト１）。 ＣＴＧ回路１１１は、０及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１１２は、０及び１人力をもち、その出力に
１を発生する。 Ｃ７０回路１１３は、２及び１人力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路１１４は、０及び１人力をもち、ＣＴ１−２
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト２）。 ＣＴＧ回路１２１は、１及び２人力をもち、その出力に
０を発生する。 ＣＴＧ回路１２２は、０及び２人力をもち、その出力に
２を発生する。 Ｃ７０回路１２３は、○及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１２４は、２及び２人力をもち、ＣＴ１−３
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト３）。 ＣＴＧ回路１３１は、Ｏ及び１人力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路１３２は、１及び２人力をもち、その出力に
Ｏを発生する。 Ｃ７０回路１３３は、１及びＯ入力をもち、その出力に
１を発生する。 ＣＴＧ回路１３４は、１及び２人力をもち、ＣＴ１−４
に○を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト４）。 ＣＴＧ−２レジスタ３からチェック・トリット発生器２
００に、入力データ・トリットＤｏ乃至Ｄ９＝１１２０
０１１２２が読み込まれる。 Ｃ７０回路２０１は、１及び１人力をもち、その出力に
２を発生する。 Ｃ７０回路２０２は、○及びＯ入力をもち、その出力に
Ｏを発生する。 Ｃ７０回路２０３は、１及び２人力をもち、その出力に
Ｏを発生する。 Ｃ７０回路２０４は、２及びＯ入力をもち、その出力に
２を発生する。 ＣＴＧ回路２０５は、２及び０人力をもち、ＣＴ２−１
に２を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト１）。 Ｃ７０回路２１１は、○及び２人力をもち、その出力に
２を発生する。 Ｃ７０回路２１２は、０及び１人力をもち、その出力に
１を発生する。 Ｃ７０回路２１３は、２及び１人力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路２１４は、Ｏ及び１人力をもち、ＣＴａ−２
に１を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト２）。 Ｃ７０回路２２１は、１及び２人力をもち、その出力に
Ｏを発生する。 Ｃ７０回路２２２は、０及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路２２３は、０及び２人力をもち、その出力に
２を発生する。 Ｃ７０回路２２４は、２及び２人力をもち、ＣＴａ−３
に１を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト３）。 Ｃ７０回路２３１は、Ｏ及び１人力をもち、その出力に
１を発生する。 ＣＴＧ回′＃Ｉ２３２は、１及び２人力をもち、その出
力にＯを発生する。 Ｃ７０回路２３３は、１及びＯ入力をもち、その出力に
１を発生する。 ＣＴＧ回路２３４は、１及び２人力をもち、ＣＴａ−４
にＯを発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト４）。 そして、チェック・トリット比較Ｗ４００が、チェック
・トリット発生器番号１の出力とチェック・トリット発
生器番号２の出力を比較して、シンドローム・トリット
（ＳＹＩ乃至５Ｙ４）を生成する。 比較回路４３１は、１及び２人力をもち、不一致を示す
１を出力する。 比較回路４３２は、１及び２人力をもち、不一致を示す
１を出力する。 比較回路４３３は、１及び１人力をもち、一致を示す２
を出力する。 比較回路４３４は、Ｏ及び０人力をもち、一致を示す２
を出力する。 ＳＹＩ乃至ＳＹ４は、１１２２である。 単一エラー検出器６００が、１１２２であるシンドロー
ム・トリットＳＹ１乃至ＳＹ４をモニタする。すると、
ＡＮＤ回路６１１のみがアクティブであって選択トリッ
トＳＯをレベル１に対応するＶＤＤに引き上げ、このこ
とは、データ・トリット０が増分され、訂正のため減分
する必要があることを示す。Ｓｌ乃至Ｓ８は、抵抗によ
ってレベル２に対応するＶＣＮに引き上げられ、データ
・トリットＤ１乃至Ｄ８にはエラーがないことを表示す
る。選択トリットは、１２２２２２２２２である。 選択トリットＳＯがマルチプレクサ５７０に対して１で
あることは、マルチプレクサ要素５７１乃至５７９をし
て、減分入力ＤＥＣ−０をデータ出力線へ通過きせるべ
くゲートするようにアクティベートする。ＤＥＣ−０人
力は、Ｃ’ｉ’Ｇ　　２レジスタ３からの線ＤＯを１だ
け減分した入力である。ＣＴＧ−２レジスタ３からの線
ＤＯ上の出力は１であるので、マルチプレクサ５７１へ
の減分トリットは０である。従って、ＤＯ上の出力バス
上の０が、そのトライトの第１のトリット位置に対する
訂正をあられす。残りの選択トリット線Ｓ１乃至Ｓ８は
すべて２であって、線Ｄｌ乃至Ｄ８上のデータを無訂正
のままマルチプレクサ要素５７２乃至５７９を通過させ
るようにゲートする。 単一エラー検出回路のトリットＯは、単一エラー検出ａ
６ｏｏ上のトリット０の拡張回路である。その入力上で
、ＳＹｌ乃至ＳＹ４は、１１２２である。 ＡＮＤ回路６１１は、４つの感知器をターンオンされる
。すると、直列接続が、ＶＤＤから出力への接続を達成
し、回路６１１ば、出力をＶＤＤ（レベル１）に引き上
げて、データ・トリットＯが増分されたことを表示する
。 ＡＮＤ回路６１２は、上２つのレベル２感知器をターン
オフされ、下２つの感知器をターンオンされる。直列接
続は、上２つの感知器のどれかがオフであることによっ
て切断され、回路６１２は、出力をＶＣＮ　（レベル２
）に引き上げない。 ＡＮＤ回路６１３は、上２つのレベル０感知器をターン
オフされ、下２つの感知器をターンオンされる。直列接
続は、上２つの感知器のどれかがオフであることによっ
て切断され、回路６１３は、出力を接地電位（レベルＯ
）に引き下げない。 単一エラーＯＲ回路６５０は、訂正を必要とするデータ
・トリットがあるかどうかをチエツクするために選択ト
リットＳＯ乃至Ｓ８をＯＲする。 選択トリットＳＯ乃至Ｓ８が１２２２２２２２２である
とき、Ｎ０Ｔ２感知器６１４はオンであり、Ｎ０Ｔ２感
知器６２４乃至６９４はオフである。Ｎ０Ｔ２感知藷６
１４がオンであることにより、出力がＶＤＤに引き上げ
られる。従って、出力レベルは１であって、単一トリッ
ト・エラーが存在することを表示する。 無エラー検出器８００は、選択トリットＳＯ乃至Ｓ８上
でＡＮＤ機能を実行する。入力が１２２２２２２２２で
あるので、レベル２感知器８０１がオフで、レベル２感
知器８０２乃至８０９はオンである。そしてデバイス８
０３．８０６．８０９上の３値信号は、０１１であって
、これらはデバイス８１０，８１１．８１２でＡＮＤき
れて、出力８１３がＶＤＤレベル１に引き上げられるの
を禁止する。従って出力はレベルＯであってこれは、単
一トリット・エラーが存在することを示す。 複数エラー検出器７００は、４つのシンドローム・トリ
ットＳＹ１乃至ＳＹ４の間に矛盾がないかどうかチエツ
クする。シンドローム・コードが単一トリット・エラー
のどのコードにも一致しない時、単一エラー検出器中の
抵抗によってＶＣＮに引き上げられ、複数トリットのた
めに無エラー表示子が２になることもある。 この場合の複数トリット・エラーでは、無エラー表示子
は○であって、ＶＤＤへの複数エラー経路は遮断されて
いる。このとき、３つの比較器が何を表示しようとも出
力はＯになる。複数エラー表示出力上のレベルＯは、複
数トリット・エラーが存在しないことを表示する。 エラー表示器７５０は、エラー表示信号を発生する。単
一エラー検出器６５０からの単一エラー４３号はレベル
１であって、レベル１感知器７５１をターンオンして、
Ｎ０Ｔ１感知器７５３をターンオフする。複数エラー検
出器７００からの単一エラー信号はレベルＯであって、
レベル１感知器７５２をターンオフして、Ｎ０ＴＩ感知
器７５４ターンオンする。感知器７５１がオンでである
ことにより、ＶＤＤに対する引き上げ経路が完成され、
出力は３値論理レベル１となって、これは単一トリット
◆エラーが存在することを示す。 Ｆ３．複数エラー 複数エラーの例として、ＣＴＧ−２レジスタを通じてト
ライトを転送するときに、トライトのＤＯ及びＤ１線上
のトリットに、それぞれ、０から１、及び１から２への
増分が生じたと仮定する。 すなわち、トライトは、［ｏＢ　２００１１２２として
レジスタに読み込まれ、［１２］２００１１２２として
読み出されたとする。従って、ＣＴＧＵ−１によって生
成されるチェック・トリットとは異なる。 ３値データ・ソース２からの入力データ・トリットＤＯ
乃至Ｄ９＝０１２００１１２２がチェック・トリット発
生装置１００と、ＣＴＧ−２レジスタ３に読み込まれる
。 ＣＴＧ回路１０１は、Ｏ及び１人力をもち、その出力に
１を発生する。 ＣＴＧ回路１０２は、０及びＯ入力をもち、その出力に
Ｏを発生する。 Ｃ７０回路１０３は、１及び２人力をもち、その出力に
０を発生する。 Ｃ７０回路１０４は、１及びＯ入力をもち、その出力に
１を発生する。 ＣＴＧ回路１０５は、１及びＯ入力をもち、ＣＴ１−１
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト１）。 Ｃ７０回路１１１は、Ｏ及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１１２は、Ｏ及び１人力をもち、その出力に
１を発生する。 ＣＴＧ＠路１１３は、２及び１人力をもち、その出力に
０を発生する。 Ｃ７０回路１１４は、Ｏ及び１人力をもち、ＣＴ１−２
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト２）。 Ｃ７０回路１２１は、１及び２人力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路１２２は、０及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１２３は、０及び２人力をもち、その出力に
２を発生する。 ＣＴＧ回路１２４ば、２及び２人力をもち、ＣＴ１−３
に１を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト３）。 ＣＴＧ回路１３１は、０及び１人力をもち、その出力に
１を発生する。 ＣＴＧ＠路１３２は、１及び２人力をもち、その出力に
０を発生する。 ＣＴ　Ｇ回路１３３は、］及び００人をもち、その出力
に１を発生する。 Ｃ７０回路１３４は、１及び２人力をもち、ＣＴ１−４
に０を発生する。 （チェック・トリット発生器番号１、チェック・トリッ
ト４）。 ＣＴＧ−２レジスタ３からチェック・トリット発生器２
００に、入力データ・トリットＤｏ乃至Ｄ９＝１２２０
０１１２２が読み込まれる。 ＣＴＧ回路２０１は、１及び２人力をもち、その出力に
０を発生する。 ＣＴＧ回路２０２は、０及びＯ入力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路２０３は、１及び２人力をもち、その出力に
０を発生する。 Ｃ７０回路２０４は、０及びＯ入力をもち、その出力に
○を発生する。 Ｃ７０回路２０５は、Ｏ及びＯ入力をもち、ＣＴ２−１
にＯを発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト１）。 Ｃ７０回路２１１は、１及び２人力をもち、その出力に
０を発生する。 ＣＴＧ回路２１２は、０及び１人力をもち、その出力に
１を発生する。 Ｃ７０回路２１３は、Ｏ及び１人力をもち、その出力に
１を発生する。 Ｃ７０回路２１４は、１及び１人力をもち、ＣＴ２−２
に２を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト２）。 ＣＴＧ回路２２１は、２及び２人力をもち、その出力に
１を発生する。 ＣＴＧ回路２２２は、０及び２人力をもち、その出力に
２を発生する。 ＣＴＧ＠路２２３は、１及び２人力をもち、その出力に
Ｏを発生する。 ＣＴＧ回路２２４は、Ｏ及び２人力をもち、ＣＴ２−３
に２を発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト３）。 Ｃ７０回路２３１は、０及び１人力をもち、その出力に
１を発生する。 Ｃ７０回路２３２は、１及び２人力をもち、その出力に
Ｏを発生する。 Ｃ７０回路２３３は、１及びＯ入力をもち、その出力に
１を発生する。 Ｃ７０回路２３４は、１及び２人力をもち、ＣＴ２−４
にＯを発生する。 （チェック・トリット発生器番号２、チェック・トリッ
ト４）。 そして、チェック・トリット比較器４００が、チェック
・トリット発生器番号１の出力とチェック・トリット発
生器番号２の出力を比較して、シンドローム・トリット
（ＳＹＩ乃至５Ｙ４）を生成する。 比較回路４３１は、１及び０人力をもち、不一致を示す
Ｏを出力する。 比較回路４３２は、１及び２人力をもち、不一致を示す
１を出力する。 比較回路４３３は、１及び２人力をもち、不一致を示ず
１を出力する。 比較回路４３４は、０及び０人力をもち、不一致を示す
２を出力する。 ＳＹＩ乃至ＳＹ４は、０１　］、　２である。 単一エラー検出Ｍ６００が０１１２であるシンドローム
・トリットＳＹＩ乃至ＳＹ４をモニタする。すると、単
一エラー検出器中のどの単一エラー感知器もアクティブ
ではなく、どの２２２２感知器もアクティブではない。 そして、すべての選択トリット（ＳＯ乃至Ｓ８）が抵抗
によって、単一エラーが存在しないことを示すＶＣＮま
で引き上げられる。このとき、選択トリットは、２２２
２２２２２２である。 選択トリットＳＯ乃至Ｓ８がマルチプレクサ５７０に対
してすべて２であることは、マルチプレクサ要素５７１
乃至５７９をして、Ｄｏ乃至Ｄ８データ線を無訂正ある
いは元のままの状態でデータ出力線へ通過させるべくゲ
ートするようにアクティベートする。このことは、機能
的には、無エラーの場合と同様である。そのようにする
理由は、複数エラーは訂正不可能だからである。しかし
、エラー表示器７５０からの複数エラー表示信号を、停
止または回復手続きをアクティベートするために使用す
ることができる。 単一エラー検出回路のトリットＯは、単一エラー検出器
６００上のトリット０の拡張回路である。その入力上で
、ＳＹＩ乃至ＳＹ４は、０１１２である。 このとき、ＡＮＤ回路６１１．６１２または６１３のど
れも、３つの３値レベルのどのレベルへの経路も完成し
ない。 回路６１１において、第２及び第４の感知器のみがオン
、すなわちレベル１感知器に対する入力が１で、レベル
２感知器に対する入力が２である。 回路６１２において、第４の感知器のみがオン、すなわ
ち、レベル２感知器に対する入力が２である。 回路６１３において、第１及び第４の感知器のみがオン
、すなわちレベルＯ感知器に対する入力が０で、レベル
２感知器に対する入力が２である。 出力は、プルアップ抵抗によって、ＶＣＮまで引き上げ
られる。 単一エラーＯＲ＠路６５０は、訂正を必要とするデータ
・トリットがあるかどうかをチエツクするために選択ト
リットＳＯ乃至Ｓ８をＯＲする。 選択トリットＳＯ乃至Ｓ８が２２２２２２２２２である
とき、すべてのＮ０Ｔ２感知器はオフであり、出力はＶ
ＤＤに引き上げられず、出力レベルは０であって、単一
トリット・エラーが存在しないことを表示する。 無エラー検出器８００は、選択トリットＳＯ乃至Ｓ８上
でＡＮＤ機能を実行する。入力が２２２２２２２２２で
あるので、レベル２感知器８０１乃至８０９はオンであ
る。そしてデバイス８０３．８０６．８０９上の３値信
号は、１１１であって、これらはデバイス８１０．８１
１．８１２でＡＮＤされて、出力８１３をＶＤＤレベル
１に引き上げる。従って出力はレベル１であってこれは
、単一トリット・エラーが存在しないことを示す。 複数エラー検出器７００は、４つのシンドローム・トリ
ットＳＹＩ乃至ＳＹ４の間に矛盾がないかどうかチエツ
クする。シンドローム・コードが単一トリット・エラー
のどのコードにも一致しない時、単一エラー検出語中の
抵抗によってＶＣＮに引き上げられ、複数トリットのた
めに無エラー表示子が２になることもある。 この場合の複数トリット・エラーでは、無エラー表示子
は１であって、どのエラー表示子も単一エラーが存在す
ることを表示しない。このとき、出力を、レベル１に対
応するＶＤＤに引き上げるように導通経路を完成するた
めには、３つのＮ０Ｔ２感知器７０５．７０６．７０７
のうち１つがアクティブでありざえすればよく、それに
よって複数エラーが存在することが表示きれる。 比較器７０１は、入力０１をもち、その出力はＯで、Ｎ
０Ｔ２感知器７０５がオンである。 比較器７０２は、入力１１をもち、その出力は２で、Ｎ
０Ｔ２感知器７０６がオフである。 比較器７０３は、入力１２をもち、その出力は０で、Ｎ
０Ｔ２感知器７０７がオンである。 ３つのＮ０Ｔ２感知器のどれかがオンであると、デバイ
ス７０４を介して出力がＶＤＤに引き上げられる。する
と出力はレベル１であって、これは複数エラーが存在す
ることを表示する。 エラー表示器７５０は、エラー表示信号を発生する。単
一エラー検出器６５０からの単一エラー信号はレベルＯ
であって、レベル１感知器７５１をターンオフして、Ｎ
０Ｔ１感知器７５３をターンオンする。複数エラー検出
器７００からの単一エラー信号はレベル１であって、レ
ベル１感知器７５２をターンオンして、Ｎ０ＴＩ感知器
７５４をターンオフする。感知器７５２がオンであるこ
とにより、接地電位に対する引き下げ経路が完成され、
出力ば３値論理レベルＯとなって、これは複数トリット
・エラーが存在することを示す。 尚、これまでの説明は、３値論理に関連してなされてき
たが、本発明は３値論理に限定されるものではなく、こ
こで述べた原理を適用することによって、４値以上の多
値論理にも実施可能である。そのような多値論理レベル
・システムにおいては、４以上のスイッチング・レベル
を処理するように設計されたＣＭＯＳデバイス及び、多
重論理決定を実行するための第１図の論理装置の拡張板
が必要となろう。 ４値以上の多重論理の場合、データの３値トライトが、
レベル０，１．２・・・またはｎのデータ片によって置
き換えられ、選択された数のデータ片が、３値トライト
に等価なデータのセグメントを形成することになる。 Ｇ０発明の詳細 な説明したように、本発明によれば、３値論理システム
においてエラーを検出しこれを訂正することができるシ
ステムが提供される。

【図面の簡単な説明】

第１図は、３値データ・エラー検出及び訂正システムの
ブロック図、 第２図は、システムのデータ訂正部分のブロック図、 第３図は、３値チェック・トリット発生装置の回路ブロ
ック図、 第４図は、チェック・トリット発生器トリーのブロック
図、 第５図は、３値データ・ソースのブロック図、第６図は
、チェック・トリット発生器１　（ｃＴＧＵ−１）のブ
ロック図、 第７図は、チェック・トリット発生器２レジスタ（ｃＴ
Ｇ−２）のブロック図、 第８図は、チェック・トリット発生器ルジスタ（ｃＴＧ
−１）のブロック図、 第９図は、チェック・トリット発生器２　（ｃＴＧＵ−
２）のブロック図、 第１０図は、チェック・トリット比較器のブロック図、 第１１図は、単一エラー検出器６００のブロック図、 第１１Ａ図は、単一エラー検出器の一部の拡大ブロック
図、 第１１Ｂ図は、単一エラーＯＲ回路の回路ブロック図、 第１２図は、無エラー検出器の回路ブロック図、 第１３図は、複数エラー検出器のブロック図、第１４図
は、増分装置のブロック図、 第１４Ａ図は、３値増分器のブロック図、第１４Ｂ図は
、３値増分器の動作条件を示す図、 第１５図は、減分装置のブロック図、 第１５Ａ図は、３値減分器のブロック図、第１５Ｂ図は
、３値減分器の動作条件を示す図、 第１６図は、マルチプレクサのブロック図、第１６Ａ図
は、３値マルチプレクサ要素の回路ブロック図、 第１７図は、エラー表示器のブロック図、第１８図は、
３値論理レベルに使用される電圧レベルを示す図、 第１９図は、３値ラツチの回路ブロック図である。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　　山　本　仁　朗 （外１名） ３イ１Ｌ子゛°−夕７ ソース 第５図 ｊ［７ｆｆｌ ＣＴＧｔｌ−２レジスク シお卸 第８図 ＣＴＧＵ−１レシスク ル（（卸 千ニック・トリット比較唇 第１０図 第１１Ａ図 第１３図 し−−−−−−−一−−一−Ｊ 増な装置 第１４図 ÷ＶＤＤ ３イ直増＋Ａ≦； 第１４Ａ図 第１４Ｂ図 減分装置 第１５図 ＋ＶＤ［ｌ マｌし千フルクサ 第１６図 第１７図 エラー表示壓 手 続 補 正　書（方式） ％式％ ２、発明の名称 ３（ｄデータ・エラー検出訂正装置 ３、補正をする者 事件との関係　　特許出願人 住所　アメリカ合衆国１０６０４、ニューヨーク州アー
モンク（番地なし） 名称　インターナショナル・ビジネス・マシーンズ・コ
ーポレーション ４、代理人 ６、補正の対象

【図面の簡単な説明】

７、補正の内容 用細占の第１３２ページ第３乃至４行の「第１Ｏ図は、
チェック・トリット比較器のブロック図、と、同ページ
第５乃至６行の「第１１図は、申−エラー検出器６００
のブロック図、」の間に、次の文言を加入する。 「　第１０Ａ図は、３値論理比較器の回路ブロック図、
」

Claims (1)

1. 【特許請求の範囲】 （ａ）各トリックが、０または１または２のどれかであ
   るような予定の数のトリックの集まりであるトライトと
   してのデータ形式の３値データ・ソースと、 （ｂ）上記３値データ・ソースに接続され、上記３値デ
   ータ・ソースから入力された各トライト毎に１つまたは
   それ以上のチェック・トリットからなる第１のチェック
   ・トリットの組を生成するための第１のチェック・トリ
   ット発生器と、 （ｃ）上記第１のチェック・トリット発生器に接続され
   、上記第１のチェック・トリットの組を記憶するための
   第１の３値記憶手段と、 （ｄ）上記３値データ・ソースに接続され、上記３値デ
   ータ・ソースからの各トライトを記憶するための第２の
   ３値記憶手段と、 （ｅ）上記第２の３値記憶手段に接続され、上記第１の
   チェック・トリット発生器と同様に機能する第２のチェ
   ック・トリット発生器と、 （ｆ）上記３値データ・ソースと、上記第１及び第２の
   ３値記憶手段に接続され、上記第２のチェック・トリッ
   ト発生器が各データ・トライト毎に第１のチェック・ト
   リットの組を発生するように上記第２の３値記憶手段か
   ら上記第２のチェック・トリット発生器にデータを供給
   するための制御装置と、 （ｇ）上記第２のチェック・トリット発生器と上記第１
   の３値記憶手段に接続され、上記第２のチェック・トリ
   ット発生器及び上記第１の３値記憶手段からのチェック
   ・トリットの組の各対毎に３値シンドローム・トリット
   を生成するためのチェック・トリット比較手段と、 （ｈ）上記チェック・トリット比較手段に接続され、上
   記３値シンドローム・トリットを受け取って３値エラー
   訂正信号と３値エラー表示信号を発生するためのエラー
   検出手段と、 （ｉ）上記エラー検出手段に接続され、上記３値エラー
   訂正信号の制御の下で上記データ・トライトの選択され
   たトリットを増分または減分させることにより上記デー
   タ・トライトに対して訂正を行うためのデータ訂正手段
   とを具備する、 ３値データ・エラー検出訂正装置。