JPH03106277A - 多画面表示装置及びメモリ制御方法 - Google Patents
多画面表示装置及びメモリ制御方法Info
- Publication number
- JPH03106277A JPH03106277A JP24429489A JP24429489A JPH03106277A JP H03106277 A JPH03106277 A JP H03106277A JP 24429489 A JP24429489 A JP 24429489A JP 24429489 A JP24429489 A JP 24429489A JP H03106277 A JPH03106277 A JP H03106277A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- read
- data
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 17
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、メモリ制御方法に関する。特に、マルチビジ
ョン(多画面表示装置)に使用される拡大回路と呼ばれ
る画像メモリ回路のメモリ制御方法に関する。
ョン(多画面表示装置)に使用される拡大回路と呼ばれ
る画像メモリ回路のメモリ制御方法に関する。
(ロ)従米のP!c術
映像拡大多画面表示装置は、特公昭64−6592号(
H04N5/44)、特開昭57−101481号(H
O4N5/68)等により、よく知られているが、第5
図を参照しつつ、その一例を説明する。
H04N5/44)、特開昭57−101481号(H
O4N5/68)等により、よく知られているが、第5
図を参照しつつ、その一例を説明する。
尚、第5図では、説明を容易にするために色信号処理に
ついては、説明を省略した。
ついては、説明を省略した。
第5図に於いて、(10)は映像信号を出力するビデオ
ティスク、このビデオディスク(10)からの映像をカ
ラーテレビジョン受像機(l2)に示した。
ティスク、このビデオディスク(10)からの映像をカ
ラーテレビジョン受像機(l2)に示した。
(14)は映像信号拡大装置である。(16)は複数の
カラーテレビジョン受像機(16a)〜(16i)より
或る表示部である。
カラーテレビジョン受像機(16a)〜(16i)より
或る表示部である。
映像信号拡大装置(14)は、前記カラーテレビジョン
受像機(16a)〜(16i)に対応して、ビデオディ
スク(10)からの映像信号を拡大する拡大回路(14
a)〜(!4i)を備えている。この拡大回路(14a
)〜(14i )は、入力された映像信号を記憶して書
き込み速度より遅く読み出すことにより画面を拡大する
。つまり、第6図に示す如く,映像信号の水平走査方向
に関しては、第6図(a)の入力映像信号の水平方向に
遅く読み出して第6図bの如く拡大する。尚、第5図の
場合は3×3システムであるので、1/3のスピードで
読み出す。又、垂直走査方向に関しては、拡大した同一
の映像信号を3回繰り返して読み出す。
受像機(16a)〜(16i)に対応して、ビデオディ
スク(10)からの映像信号を拡大する拡大回路(14
a)〜(!4i)を備えている。この拡大回路(14a
)〜(14i )は、入力された映像信号を記憶して書
き込み速度より遅く読み出すことにより画面を拡大する
。つまり、第6図に示す如く,映像信号の水平走査方向
に関しては、第6図(a)の入力映像信号の水平方向に
遅く読み出して第6図bの如く拡大する。尚、第5図の
場合は3×3システムであるので、1/3のスピードで
読み出す。又、垂直走査方向に関しては、拡大した同一
の映像信号を3回繰り返して読み出す。
(17〉は通常マルチビジョンシステムに設けられるス
イッチマトリックス回路であ17、他の映像信号発生器
(図示せず)からの映像信号と映像信号拡大装置からの
映像信号とを組み合わせ選択して出力する。
イッチマトリックス回路であ17、他の映像信号発生器
(図示せず)からの映像信号と映像信号拡大装置からの
映像信号とを組み合わせ選択して出力する。
拡大回路(14a)に於いて、(18)はA/D変換回
路、(20)は入力映像データを記憶して出力する映像
メモリである。(22)はメモリ制御回路である。(2
2a)は書き込み制御回路であり、(22b)は読み出
し制御回路である。(24)は入力映像信号の水平、垂
直同期信号戒分を検出して、各回路を同期して動作せし
めるタイミング信号発生回路である。尚、タイミング信
号発生回路(24)はクロック信号も出力する。又、タ
イミング信号発生回路(24)は、メモリ読み出し信号
用のプランキング期間信号(BLNK)及び複合同期信
号(C. SYNC)も出力する。(26)はベディス
クルレベル値出力回路である。(28〉はスイッチであ
り、このスイッチ(28)はタイミング信号発生回路(
24)からのプランキング期間信号(BLNK〉の出力
時に、ベディスタルレベル値出力回路(26)側に切り
換わる。
路、(20)は入力映像データを記憶して出力する映像
メモリである。(22)はメモリ制御回路である。(2
2a)は書き込み制御回路であり、(22b)は読み出
し制御回路である。(24)は入力映像信号の水平、垂
直同期信号戒分を検出して、各回路を同期して動作せし
めるタイミング信号発生回路である。尚、タイミング信
号発生回路(24)はクロック信号も出力する。又、タ
イミング信号発生回路(24)は、メモリ読み出し信号
用のプランキング期間信号(BLNK)及び複合同期信
号(C. SYNC)も出力する。(26)はベディス
クルレベル値出力回路である。(28〉はスイッチであ
り、このスイッチ(28)はタイミング信号発生回路(
24)からのプランキング期間信号(BLNK〉の出力
時に、ベディスタルレベル値出力回路(26)側に切り
換わる。
(30)はD/A変換回路である。(32)は同期信号
付加用の加算器である。
付加用の加算器である。
(34)は拡大切り換え制御回路であり、各拡大回路(
14a)〜(14i)の読み出し制御回路(22b)を
制御し、拡大部分、拡大率を変更して、例えば第7図に
示す様な表示も行う。
14a)〜(14i)の読み出し制御回路(22b)を
制御し、拡大部分、拡大率を変更して、例えば第7図に
示す様な表示も行う。
上記動作を簡単に説明する。
ビデオディスク(10)からの映像信号は拡大装置に入
力される。拡大装置内の夫々の拡大回路(14a)〜(
!4i)は、映像信号を入力して、タイミング信号発生
回路(24)により同期タイミングを検出する。入力さ
れた映像信号はA/D変換回路(l8)でデジタルの映
像データに変換される。
力される。拡大装置内の夫々の拡大回路(14a)〜(
!4i)は、映像信号を入力して、タイミング信号発生
回路(24)により同期タイミングを検出する。入力さ
れた映像信号はA/D変換回路(l8)でデジタルの映
像データに変換される。
書き込み制御回路(22a)は、タイミング信号発生回
路(24)により入力映像信号の同期戊分に同期して、
映像メモリ(20)の所定メモリ領域にこの映像データ
を書き込むべく、書き込みアドレスを指定する。第8図
に映像メモリ領域を示す。(口)は、前記入力映像信号
が書き込まれた書き込みメモリ領域である。
路(24)により入力映像信号の同期戊分に同期して、
映像メモリ(20)の所定メモリ領域にこの映像データ
を書き込むべく、書き込みアドレスを指定する。第8図
に映像メモリ領域を示す。(口)は、前記入力映像信号
が書き込まれた書き込みメモリ領域である。
そして、読み出し制御回路(22b)は、拡大切換制御
回路(34)拡大率及び拡大部分に応じて読み出し速度
及び読み出し開始アドレスを設定する。それと共に、こ
の読み出しタイミングを、タイミング発生回路(24)
のプランキング期間信号(BLNK)及び複合同期信号
(C. SYNC)に同期させる。この読み出し制御回
路(22b)による読み出しメモリ領域(ハ)は例えば
第8図(ハ)に示す如くなる。
回路(34)拡大率及び拡大部分に応じて読み出し速度
及び読み出し開始アドレスを設定する。それと共に、こ
の読み出しタイミングを、タイミング発生回路(24)
のプランキング期間信号(BLNK)及び複合同期信号
(C. SYNC)に同期させる。この読み出し制御回
路(22b)による読み出しメモリ領域(ハ)は例えば
第8図(ハ)に示す如くなる。
ところで、この様にして拡大した画面を映出すると、各
テレビジョン受像機の同期回路系及び偏向回路系のバラ
ツキにより、第9図実線の如き拡大画像となる。
テレビジョン受像機の同期回路系及び偏向回路系のバラ
ツキにより、第9図実線の如き拡大画像となる。
このため、拡大画像を、第9図の破線に示すように、補
正することが必要となる。尚、この補正は、テレビジョ
ン受像機の目地(枠)の両側の画像の位置を補正するの
で、「目地補正」と仮に称す。
正することが必要となる。尚、この補正は、テレビジョ
ン受像機の目地(枠)の両側の画像の位置を補正するの
で、「目地補正」と仮に称す。
この目地補正は、テレビジゴン受像機側を全て調整して
行うことも考えられるが、通常は映像信号拡大装置(1
4)で補正する。映像信号拡大装置(14)で目地補正
を行う場合は、映像メモリ(20)からの読み出し開始
アドレスを微少可変することにより行う。
行うことも考えられるが、通常は映像信号拡大装置(1
4)で補正する。映像信号拡大装置(14)で目地補正
を行う場合は、映像メモリ(20)からの読み出し開始
アドレスを微少可変することにより行う。
第8図に示されるV,H方向読み出し開始アドレスを微
少可変することにより、読み出し領域を微少可変してテ
レビジョン受像機に映し出される拡大画像の上下左右位
置を可変する。
少可変することにより、読み出し領域を微少可変してテ
レビジョン受像機に映し出される拡大画像の上下左右位
置を可変する。
つまり、使用者は、複数のテレビジョン受像機に映し出
された拡大画像を見ながら、夫々の拡大回路に於ける読
み出し制御回路を調整して、そのデータ読み出し開始ア
ドレスを変更して目地補正を行う。
された拡大画像を見ながら、夫々の拡大回路に於ける読
み出し制御回路を調整して、そのデータ読み出し開始ア
ドレスを変更して目地補正を行う。
(ハ)発明が解決しようとする課題
しかし乍ら、この目地補正により、データの書き込まれ
ていないメモリ領域(第8図(イ)゜に相当)を読み出
せば、当然、不定データが出力される。そして、この不
定データの値が、110図に示す様にベディスタルレベ
ル値以下であると、テレビジョン受像機は、このベディ
スクルレベル以下の信号も同朗信号であると誤判別して
、同期外れとなり同期流れ等を生じる。
ていないメモリ領域(第8図(イ)゜に相当)を読み出
せば、当然、不定データが出力される。そして、この不
定データの値が、110図に示す様にベディスタルレベ
ル値以下であると、テレビジョン受像機は、このベディ
スクルレベル以下の信号も同朗信号であると誤判別して
、同期外れとなり同期流れ等を生じる。
本発明は、上記の点に鑑みて為されたものであり、メモ
リ(20)の映像書き込み領域外を読み出しても、テレ
ビジョン受像機(16)に同期流れが生じない映像拡大
回路を提供するものである。
リ(20)の映像書き込み領域外を読み出しても、テレ
ビジョン受像機(16)に同期流れが生じない映像拡大
回路を提供するものである。
つまり、本発明の請求項1は、書き込みメモリ領域外(
イ)゛の映像データを読み出した時に、同期外れが生じ
ないように、誤った同期信号レベルの信号を取り除く多
画面表示装置を提供するものである。
イ)゛の映像データを読み出した時に、同期外れが生じ
ないように、誤った同期信号レベルの信号を取り除く多
画面表示装置を提供するものである。
本発明の請求頃2は、書き込みメモリ領域外(イ)゛の
映像データを読み出した時に、同期外れが生じないよう
に、誤った同期信号レベルのデータを取り除くための拡
大回路等の画像メモリ回路の制御方法を提供するもので
ある。
映像データを読み出した時に、同期外れが生じないよう
に、誤った同期信号レベルのデータを取り除くための拡
大回路等の画像メモリ回路の制御方法を提供するもので
ある。
本発明の請求項3は、書き込みメモリ領域外の映像デー
タを読み出た時に、同期外れが生じないように、予め書
き込みメモリ領域外(イ)に所定レベルデータを書き込
む拡大回路等の画像メモリ回路の制御方法を提供するも
のである。
タを読み出た時に、同期外れが生じないように、予め書
き込みメモリ領域外(イ)に所定レベルデータを書き込
む拡大回路等の画像メモリ回路の制御方法を提供するも
のである。
(二)課題を解決するための手段
本発明は、入力映像信号をA/D変換するA/D変換手
段(l8)と、 このA/D変換手段からの映像データを複数の画像メモ
リ回路(14a)〜(14i )に分配する映像データ
バス(42)と、 前記画像メモリ回路(14a)に設けられ、前記映像デ
ータを記憶するメモリ(20)と、前記画像メモリ回路
(14a)に設けられ、前記メモリ(20)の書き込み
及び読み出しを制御するメモリ制御手段(22)と、 前記画像メモリ回路(14a)に設けられ、前記メモリ
(20〉より読み出された映像データをDA変換して、
この画像メモリ回路(14a)の出力信号を形威するD
A変換手段(3o)と、 前記複数の画像メモリ回路(14a)の出力を映出する
複数のテレビジョン受信機(16a)・・・(16i
)と、より威る多画面表示装置に於いて、 前記画像メモリ回路(14a)内に設けられ、前記メモ
リより読み出された前記映像データの値と所定レベル値
とを比較する比較手段(36)と、前記画像メモリ回路
(14a)内に設けられ、前記比較手段(36)出力に
より制御され、前記DA変換回路(30)へ出力される
映像データの値を所足レベル値とする置換手段(28)
と、 を備えることを特徴とする。
段(l8)と、 このA/D変換手段からの映像データを複数の画像メモ
リ回路(14a)〜(14i )に分配する映像データ
バス(42)と、 前記画像メモリ回路(14a)に設けられ、前記映像デ
ータを記憶するメモリ(20)と、前記画像メモリ回路
(14a)に設けられ、前記メモリ(20)の書き込み
及び読み出しを制御するメモリ制御手段(22)と、 前記画像メモリ回路(14a)に設けられ、前記メモリ
(20〉より読み出された映像データをDA変換して、
この画像メモリ回路(14a)の出力信号を形威するD
A変換手段(3o)と、 前記複数の画像メモリ回路(14a)の出力を映出する
複数のテレビジョン受信機(16a)・・・(16i
)と、より威る多画面表示装置に於いて、 前記画像メモリ回路(14a)内に設けられ、前記メモ
リより読み出された前記映像データの値と所定レベル値
とを比較する比較手段(36)と、前記画像メモリ回路
(14a)内に設けられ、前記比較手段(36)出力に
より制御され、前記DA変換回路(30)へ出力される
映像データの値を所足レベル値とする置換手段(28)
と、 を備えることを特徴とする。
又、本発明は、入力映像信号をメモリに書き込むための
書き込みアドレスにより指定された書き込みメモリ領域
(口)と、読み出しアドレスにより指定された読み出し
メモリ領域(ハ)゛ とが異なる映像信号用のメモリ制
御方法に於いて、前記書き込みメモリ領域(ロ)より、
外れた前記読み出しメモリ領域(イ)゛の読み出し時に
、少なくとも読み出した映像信号の最低データ値を制限
することを特徴とする。
書き込みアドレスにより指定された書き込みメモリ領域
(口)と、読み出しアドレスにより指定された読み出し
メモリ領域(ハ)゛ とが異なる映像信号用のメモリ制
御方法に於いて、前記書き込みメモリ領域(ロ)より、
外れた前記読み出しメモリ領域(イ)゛の読み出し時に
、少なくとも読み出した映像信号の最低データ値を制限
することを特徴とする。
又、本発明は、入力映像信号をメモリに書き込むための
書き込みアドレスにより指定された書き込みメモリ領域
(ロ)と、読み出しアドレスにより指定された読み出し
メモリ領域(ハ)゜ とが異なる映像信号用のメモリ制
御方法に於いて、前記書き込みメモリ領域(ロ)より外
れた前記読み出しメモリ領域(イ)゛を予め所定値に初
期化しておくことを特徴とする。
書き込みアドレスにより指定された書き込みメモリ領域
(ロ)と、読み出しアドレスにより指定された読み出し
メモリ領域(ハ)゜ とが異なる映像信号用のメモリ制
御方法に於いて、前記書き込みメモリ領域(ロ)より外
れた前記読み出しメモリ領域(イ)゛を予め所定値に初
期化しておくことを特徴とする。
(ホ)作用
請求項1では、読み出された映像データのうち同期信号
レベルのデータを比較手段(36)で検出して、このデ
ータをスイッチ(I換手段) (28)で所定レベルの
データに置換している。
レベルのデータを比較手段(36)で検出して、このデ
ータをスイッチ(I換手段) (28)で所定レベルの
データに置換している。
請求項2では、読み出された映像データの最低レベルを
制限している。
制限している。
1#求項3では、予め書き込みメモリ領域外にも所定デ
ータ値を書き込んでいる。
ータ値を書き込んでいる。
(へ)実施例
741図を参照しつつ、本発明の第1実施例を示す。尚
、第5図乃至第10図と同一部分には同一符号を付した
。
、第5図乃至第10図と同一部分には同一符号を付した
。
この第1実施例は、不定データの出力を禁止するもので
ある。
ある。
第1図に於いて、(36)は比較回路である。この比較
回路(36)は映像データとべディスタルレベルとを比
較して、映像データ値がペディスタルレベル値より低い
場合に、信号を出力する。
回路(36)は映像データとべディスタルレベルとを比
較して、映像データ値がペディスタルレベル値より低い
場合に、信号を出力する。
(38)はオアゲートである。このオアゲート(38)
は、比較回路(36)の出力とプランキング期間信号(
BLNK)のオアを出力する。
は、比較回路(36)の出力とプランキング期間信号(
BLNK)のオアを出力する。
(40)は目地補正用調整手段である。この目地補正用
調整手段(40)は、前述の如く読み出し制御回路(2
2b)を制御して読み出し開始アドレスを可変している
。
調整手段(40)は、前述の如く読み出し制御回路(2
2b)を制御して読み出し開始アドレスを可変している
。
この回路に依れば、目地補正により、メモリ(20)よ
り読み出される映像データに不定データが発生し、且つ
、この不定データの値がペディスクルレベル値より低い
場合、比較回路(36)はハイレベル信号を出力する。
り読み出される映像データに不定データが発生し、且つ
、この不定データの値がペディスクルレベル値より低い
場合、比較回路(36)はハイレベル信号を出力する。
このハイレベル信号により、オアゲート(38)出力も
ハイレベルとなる。これにより、スイッチ(28)はベ
ディスクルレベル値出力回路(26)側に切り換わる。
ハイレベルとなる。これにより、スイッチ(28)はベ
ディスクルレベル値出力回路(26)側に切り換わる。
これにより、ペティスタルレベル値以下の不定データの
出力は、防止される。
出力は、防止される。
第2図及び第3図は本発明の第2実施例を示す。この第
2実施例は、入力用のA/D変換器、タイミング信号発
生回路、を共通にすると共に、同期信号の付加をデジタ
ル段で行うものである。
2実施例は、入力用のA/D変換器、タイミング信号発
生回路、を共通にすると共に、同期信号の付加をデジタ
ル段で行うものである。
第2図に於いて、(42)は映像データ用共通バス、(
44)は同期データ用共通バスである。又、(46)は
、シンクレベル値出力回路である。(48)はシンクレ
ベル作戊用のスイッチである。このスインチ(48)は
、タイミング信号発生回路〈24)より同期データ用共
通バス(44)を介して入力された複合同期信号(C.
SYNC)により、シンクレベル値出力回路(46)
側に切り換えられる。
44)は同期データ用共通バスである。又、(46)は
、シンクレベル値出力回路である。(48)はシンクレ
ベル作戊用のスイッチである。このスインチ(48)は
、タイミング信号発生回路〈24)より同期データ用共
通バス(44)を介して入力された複合同期信号(C.
SYNC)により、シンクレベル値出力回路(46)
側に切り換えられる。
(14a)〜(14i)は拡大回路である。
第3図は各部の波形図を示している。
第4図に本発明の第3実施例を示す。この第3実施例は
、不定データの発生自身を防止するものである。つまり
、従来の不定データ領域(第8図のイ相当)に、電源オ
ン時にクランプレベル値データを書き込む技術である。
、不定データの発生自身を防止するものである。つまり
、従来の不定データ領域(第8図のイ相当)に、電源オ
ン時にクランプレベル値データを書き込む技術である。
第4図に於いて、(50)は初期化制御回路である。(
52)は切換スイッチである。
52)は切換スイッチである。
上記初期化制御回路(50)は、電源オン等を検出して
、この検出期間より一定期間の間、切換スイッチ(52
)をクランプレベル値出力回路(26)側に切り換える
。それと共に、書き込み制御回路(22a)を制御して
、このクランプレベル値のデータを全てのメモリ領域に
書き込む。この後、初朗化制仰回路(50)は、動作を
停止して、切換スイッチ(52)はAD変換回路(18
)側に切り換り、書き込み制御回路(22a)は、従来
通り通常に動作する。
、この検出期間より一定期間の間、切換スイッチ(52
)をクランプレベル値出力回路(26)側に切り換える
。それと共に、書き込み制御回路(22a)を制御して
、このクランプレベル値のデータを全てのメモリ領域に
書き込む。この後、初朗化制仰回路(50)は、動作を
停止して、切換スイッチ(52)はAD変換回路(18
)側に切り換り、書き込み制御回路(22a)は、従来
通り通常に動作する。
尚、この第3実施例では、書き込み制御回路(22a)
に初期化設定回路(50)の出力により書き込みアドレ
ス領域を可変する機能を設けなくてはならない。又、メ
モリの制御を簡単にするために、メモリはSRAMIC
構戊した方が良い。このため、この第3実施例は、コス
ト高となる。尚、第3実施例で、初期化するメモリ領域
は、当然、可変読み出し領域をカバーしていれば良く、
全メモリ領域を初期化する必要はない。
に初期化設定回路(50)の出力により書き込みアドレ
ス領域を可変する機能を設けなくてはならない。又、メ
モリの制御を簡単にするために、メモリはSRAMIC
構戊した方が良い。このため、この第3実施例は、コス
ト高となる。尚、第3実施例で、初期化するメモリ領域
は、当然、可変読み出し領域をカバーしていれば良く、
全メモリ領域を初期化する必要はない。
又、第1、第2実゜施例では、比較回路(36)用の基
準レベル、置換用の所定レベルを共に、ペディスタルレ
ベル値出力回路(26)の出力を利用して、回路を兼用
したが、これは、各自個別に設けても良い。
準レベル、置換用の所定レベルを共に、ペディスタルレ
ベル値出力回路(26)の出力を利用して、回路を兼用
したが、これは、各自個別に設けても良い。
(ト)発明の効果
請求項1に依れば、多画面表示装置に於いて、目地補正
時の同期流れを防止出来るので、目地補正が容易となる
。
時の同期流れを防止出来るので、目地補正が容易となる
。
請求項2に依れば、拡大回路等の画像メモリ回路に於い
て、誤った同期信号が出力されるのを防止出来る。
て、誤った同期信号が出力されるのを防止出来る。
請求項3に依れば、書き込みメモリ領it外のデータを
読み出しても、予めこの領域のデータは所定レベルとな
っているので、何の不都合も生じない。
読み出しても、予めこの領域のデータは所定レベルとな
っているので、何の不都合も生じない。
第1図は本発明の第1実施例を示す図である。
第2図は本発明の第2実施例を示す図である。
第3図は第2図の各部の波形を示す図である。
第4図は本発明の第3実施例を示す図である。
第5図は従来例を示す図である。第6図はその原理を説
明するための図である。′!s1図は従来例を説明する
ための図である.,第8図はメモリ領域を示す図である
。第9図は目地補正を説明するための図である。第10
図は同期流れを説明するための図である。 (18)・・・A/D変換回路(A/D変換手段)、(
14a)〜(14i)・・・拡大回路(画像メモリ回路
)、(42)・・・映像データバス、 (20)・・・映像メモリ (メモリ)、(22)・・
・メモリ制御回路(メモリ制御手段)、(30)・・・
D/A変換回路( D/A変換手段)、(16a)〜(
16i)・・・テレビジョン受像機、(36)・・・比
較回路(比較手段)、(28)・・・スイッチ(置換手
段)、(ロ)・・・書き込みメモリ領域、 (ハ)(ハ)゛・・・読み出しメモリ領域、(イ)゛・
・・書き込みメモリ領域より外れた読み出しメモリ領域
。
明するための図である。′!s1図は従来例を説明する
ための図である.,第8図はメモリ領域を示す図である
。第9図は目地補正を説明するための図である。第10
図は同期流れを説明するための図である。 (18)・・・A/D変換回路(A/D変換手段)、(
14a)〜(14i)・・・拡大回路(画像メモリ回路
)、(42)・・・映像データバス、 (20)・・・映像メモリ (メモリ)、(22)・・
・メモリ制御回路(メモリ制御手段)、(30)・・・
D/A変換回路( D/A変換手段)、(16a)〜(
16i)・・・テレビジョン受像機、(36)・・・比
較回路(比較手段)、(28)・・・スイッチ(置換手
段)、(ロ)・・・書き込みメモリ領域、 (ハ)(ハ)゛・・・読み出しメモリ領域、(イ)゛・
・・書き込みメモリ領域より外れた読み出しメモリ領域
。
Claims (3)
- (1)入力映像信号をA/D変換するA/D変換手段(
18)と、 このA/D変換手段からの映像データを複数の画像メモ
リ回路(14a)〜(14i)に分配する映像データバ
ス(42)と、 前記画像メモリ回路(14a)に設けられ、前記映像デ
ータを記憶するメモリ(20)と、 前記画像メモリ回路(14a)に設けられ、前記メモリ
(20)の書き込み及び読み出しを制御するメモリ制御
手段(22)と、 前記画像メモリ回路(14a)に設けられ、前記メモリ
(20)より読み出された映像データをDA変換して、
この画像メモリ回路(14a)の出力信号を形成するD
A変換手段(30)と、 前記複数の画像メモリ回路(14a)の出力を映出する
複数のテレビジョン受信機(16a)・・・(16i)
と、より成る多画面表示装置に於いて、 前記画像メモリ回路(14a)内に設けられ、前記メモ
リより読み出された前記映像データの値と所定レベル値
とを比較する比較手段(36)と、前記画像メモリ回路
(14a)内に設けられ、前記比較手段(36)出力に
より制御され、前記DA変換回路(30)へ出力される
映像データの値を所定レベル値とする置換手段(28)
と、 を備えることを特徴とする多画面表示装置。 - (2)入力映像信号をメモリに書き込むための書き込み
アドレスにより指定された書き込みメモリ領域(ロ)と
、読み出しアドレスにより指定された読み出しメモリ領
域(ハ)′とが異なる映像信号用のメモリ制御方法に於
いて、 前記書き込みメモリ領域(ロ)より、外れた前記読み出
しメモリ領域(イ)′の読み出し時に、少なくとも読み
出した映像信号の最低データ値を制限することを特徴と
するメモリ制御方法。 - (3)入力映像信号をメモリに書き込むための書き込み
アドレスにより指定された書き込みメモリ領域(ロ)と
、読み出しアドレスにより指定された読み出しメモリ領
域(ハ)′とが異なる映像信号用のメモリ制御方法に於
いて、 前記書き込みメモリ領域(ロ)より外れた前記読み出し
メモリ領域(イ)′を予め所定値に初期化しておくこと
を特徴とするメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24429489A JP2623011B2 (ja) | 1989-09-20 | 1989-09-20 | 多画面表示装置及びメモリ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24429489A JP2623011B2 (ja) | 1989-09-20 | 1989-09-20 | 多画面表示装置及びメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03106277A true JPH03106277A (ja) | 1991-05-02 |
JP2623011B2 JP2623011B2 (ja) | 1997-06-25 |
Family
ID=17116603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24429489A Expired - Fee Related JP2623011B2 (ja) | 1989-09-20 | 1989-09-20 | 多画面表示装置及びメモリ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2623011B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093702A (ja) * | 2005-09-27 | 2007-04-12 | Sony Corp | 画像表示装置及び画像表示方法 |
-
1989
- 1989-09-20 JP JP24429489A patent/JP2623011B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093702A (ja) * | 2005-09-27 | 2007-04-12 | Sony Corp | 画像表示装置及び画像表示方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2623011B2 (ja) | 1997-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0173704B1 (ko) | 투사형 화상표시시스템의 비대칭화면 보정장치 | |
JP2896103B2 (ja) | コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置 | |
JP3464924B2 (ja) | 同期制御回路 | |
JP3257788B2 (ja) | 画像表示装置 | |
KR100359816B1 (ko) | 포맷 변환 장치 | |
JPH0438081A (ja) | ビデオ信号切換装置 | |
JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
JP3685668B2 (ja) | マルチスクリーン用画面合成装置 | |
CA2316232C (en) | A method and apparatus for reducing flicker in the television display of network application data | |
JPH03106277A (ja) | 多画面表示装置及びメモリ制御方法 | |
CA2316234C (en) | Flicker filter and interlacer implemented in a television system displaying network application data | |
KR940009489B1 (ko) | 수평 블랭킹 폭 보정장치 및 그 방법 | |
JP2976877B2 (ja) | キーストン歪み補正装置 | |
JP3445418B2 (ja) | 端末装置 | |
JP2011259107A (ja) | 投影装置及びその制御方法 | |
KR0159426B1 (ko) | 투사형 화상표시시스템의 화면비대칭 보정장치 | |
JP3237783B2 (ja) | 2画面表示テレビ受信機 | |
JP2708986B2 (ja) | 多画面表示装置 | |
JPH089343A (ja) | 映像信号変換装置 | |
JP3272065B2 (ja) | 液晶プロジェクタの投射画像補正回路 | |
JP2000125284A (ja) | 監視カメラシステム | |
JP2739440B2 (ja) | ドーム型スクリーンにおける画像投映方法 | |
JP6040217B2 (ja) | 投影装置及び投影方法 | |
KR100199877B1 (ko) | 텔레비전의 파노라마화면 제어장치 | |
JPH07115618A (ja) | フレームシンクロナイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |