JPH0310363A - 並列計算機における待ち時間設定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、並列計算機における待ち時間設定方法に関す
る。

［従来の技術］ 例えば、複雑な計算処理や大規模なシステ１１の制御を
行なう場合には、１つのシステムに複数の互いに独立し
た計算機（例えばマイクロプロセッサ）が用いられる。

即ち、複数の計算機を同時に並列的に動作させることに
よって、個々の計算機の処理」二の負担を軽減し、シス
テム全体としての処理能力を高め、処理に要する時間を
短縮することができる。

ところで、この種の並列計算機においては、連の処理を
複数の計算機の各々が分担して処理する必要があるので
、各々の計算機が１組のバスによって互いに接続され、
計算機同志の間で互いにデータのやりとりが行なわれる
。

ある種の並列計算機においては、１つのホスト計算機と
複数のスレーブ計算機を含み、ホスト計算機が他の複数
のスレーブ計算接金てを集中的に管理（制御）するよう
に構成される。この神のシステムにおいては、ホスト計
算機と各々のスレブＨ１算機との間でのみデータのやり
とりが行なわれる。具体的には、ホス１−計算機は、予
め定めた一定の周期で、個々のスレーブ計算機の状態を
順次にチエツクし、スレーブ計算機がデータの受渡しを
要求していることを検知すると、ホスｌ−？Ｈ算機と要
求のあった計算機との間で、所定のデータ受渡しの処理
を行なう。

［発明が解決しようとする課題］ ところで、上述のような並列Ｂ１算機においては、ホス
ト計算機と各々のスレーブ計算機は、互いに独立した動
作を行なっており、それらの動イ１は同期していない。

従って、ある時点で例えばスレブ計算機がホスト計算機
にデータの入力を要求しても、ホスト計算機はそれに直
ちに応答することができず、スレーブ計算機はホスト計
算機が応答するまで、何もせずに無駄な時間待ちをしな
ければならない。この種の時間待ちは、システ１１全体
の処理能力の低下につながる。

スレーブ組算機の待ち時間を短くするには、ホス１−計
算機が各々のスレーブ、！ｉ算機の状態をチエツクする
処理（ボーリンク）を実行する時間間隔をできる限り短
くすればよい。しかしながら、ポリングの時間間隔を短
くすると、その処理に要するホスト計算機の負担が非常
に大きくなり、ホス１〜ｇ（算機のその他の処理に支障
をきたす恐れがある。また、ホスト計算機をポーリング
処理専用に使用する場合であっても、スレーブ泪算機の
数が非常に多い場合には、各々のスレーブ計算機に対す
るポーリング処理の間隔は、あまり短くはできない。

また、ポーリング処理の繰り返し周期に比べて、スレー
ブ計算機のデータ受渡し要求の発生周期がはるかに大き
い場合には、ホスト計算機は、実際のデータ受渡しを行
なわない無駄なポーリング処理を頻繁に実行することに
なるので、ホスト計算機の処理能力の低下につながる。

本発明は、上述のような並列計算機において、スレーブ
計算機の無駄な待ち時間を減らすとともに、ホストＷ−
１！７．機の）１（−駄なポーリング処理の実行頻度を
下げ、システｌ＼全体の処理能力の低下を防３ 止することを課題とする。

［課題を解決するための手段］ 」二記課題を解決するため、本発明においては、互いに
独立した処理を実行するホスｌ−Ｕ１算機と少なくとも
１つのスレーブ計算機とが接続され、ホスト計算機とス
レーブ計算機との間でデータの受渡しを行なう並列計算
機における待ち時間設定方法においてニスレープ計算機
がそれ自身の必要に応じてデータ受渡しの要求を発生し
、ホス１−計算機は設定された待ち時間が経過する毎に
、スレブ計算機のデータ受渡し要求の有無を調べ、ブタ
受渡し要求がない場合には、ホスト計算機が、前記待ち
時間を、それまでの設定値よりも大きな値に更新する。

［作用］ 本発明によれば、ホスト計算機のスレーブＲ」算機に対
するポーリングは、設定された待ち時間の間隔で実行さ
れ、またこの時間は、スレーブ削算機のデータ受渡し要
求の有無に応じて自動的に調整される。従って、ボーリ
ンクの間隔が、スレブ剖算機のデータ受渡し要求の発生
周期に比べて非常に短い場合、ポーリングを行なっても
データ受渡し要求が検出されない状況が繰り返されるの
で、それに伴なって、待ち時間、即ちポーリング間隔の
設定値が増大する。その結果、ポーリングの間隔が、ス
レーブ計算機のデータ受渡し要求の発生周期と同等にな
ると、ポーリングを行なう度に、データ受渡し要求が検
出されるので、ポーリングの間隔はそれ以上に増大しな
い。ポーリングの間隔が、スレーブ計算機のデータ受渡
し要求の発生周期と同等であれば、スレーブ計算機がブ
タ受渡し要求を発生してからホスト計算機が応答するま
でのスレーブ計算機の待ち時間は、比較的短い。

ところで、スレーブ計算機がデータ受渡し要求を発生す
る周期は一定ではなく、長くなったり短くなったりする
場合が多い。そこで本発明の好ましい態様においては、
ホスト計算機は設定された待ち時間が経過する毎に、ス
レーブ言゛１算機のブタ受渡し要求の有無を調べ、デー
タ受渡し要求があると、ホス１−計算機は、前記待ち時
間を、それまでの設定値より小さい値に更新する。この
ようにすれば、スレーブ計算機がデータ受渡し要求を発
生する周期に比べてボーリンクの間隔が長くなりすぎる
のを防止でき、スレーブ計算機における待ち時間の増大
を避けることができる。

また、本発明の好ましい態様においては、ホスト計算機
の待ち時間、即ちポーリングの間隔に上限を設ける。こ
れにより、データ受渡し要求が長時間発生しないような
、特殊な状況においても、ポーリングの間隔が異常に大
きくなってスレーブ計算機の待ち時間が増大するのを避
けることができる。

［実施例コ 第１図に、本発明を実施する一形式の処理システ１１の
構成の概略を示す。

第１図を参照すると、このシステ１１には、１台のホス
トプロセッサ１と、ｎ台のスレーブＰＥ（プロセス・エ
レメント）２１〜２ｎが備わっており、それらはシステ
ムバス３を介して互いに接続されている。ホス１〜プロ
セツサ１とスレーブＰＥ２１〜２ｎの各々は、それぞれ
独立した中央処理装置を内蔵しており、互いに独立した
処理を同時に並列的に実行することができる。

各々のスレーブＰＥが処理すべきデータの入力や、スレ
ーブＰＥが出力する処理結果に応じた処理などを含むシ
ステム全体の制御は、ホス１〜プロセツサ１によって実
行される。各々のスレーブＰＥは、必要に応じてホスト
プロセッサ１から受取ったデータを処理し、その結果や
処理状況の情報をホストプロセッサ１に出力する。

スレーブＰＥ　　２．には、マイクロプロセッサの他に
、入出カメモリＴＯＭ、出力レジスタＲ。

及び入力レジスタＲｉが備わっている。この例では、そ
の他のスレーブＰＥ　　２２〜２ｎもスレーブＰＥ　　
２．と同一の構成になっている。

この例では、ホス１〜プロセツサ１と各々のスレブＰＥ
との間で、データの受渡しが行なわれるが、この処理を
実行するか否かは、ホストプロセッサ１のポーリンク処
理によって決定される。この− 実施例では、スレーブＰＥ　　２１〜２ｎの各々は、デ
ータ受渡しの必要が生じると、それ自身の出力レジスタ
ＲＯに、書込要求フラグ又は読取要求フラグをセラ１へ
する。また、ホストプロセッサ１は、各々のスレーブＰ
Ｅ毎に設定された待ち時間が経過する毎に、それの出力
レジスタＲｏの内容を読取り、書込要求フラグ又は読取
要求フラグがセットされている場合に、データ受渡しの
ための処理を実行する。

第２ａ図に、ホストプロセッサ１の処理の概略を示す。

ホス１〜プロセツサ１は、ｎ個のスレーブＰＥ　　２．
〜２ｎの各々にそれぞれ割り当てられたＮ個のタイマＴ
Ｍ（］）〜Ｔ　Ｍ　（Ｎ）を内蔵しており、それらのタ
イマを利用して、各々のスレーブＰＥに対するポーリン
グを実行するタイミングを決定する。タイマＴＭ（１）
〜Ｔ　Ｍ　（Ｎ）の各々に設定される時間は、それぞれ
、内部レジスタＴ（１）〜Ｔ（Ｎ）にストアされる。

従って、第２ａ図に示すように、例えばタイマがＴ　Ｍ
　（１）≧Ｔ（１）になれば、ステップ２から７に進ん
で、１番目のスレーブＰＥ　　２．に対するポーリング
を実行し、Ｔ　Ｍ　（２）≧Ｔ（２）になれば、ステッ
プ３から８に進んで２番目のスレーブＰＥ２２に対する
ポーリングを実行する。なお、ステップ１では、オペレ
ータによるキーボード人力の処理、システム全体の処理
結果の表示、及びその他のホス１へプロセッサ】に割り
当てられた処理を実行する。

第２ｃ図に、スレーブＰＥ　　２．〜２ｎの各々の実行
する処理のデータ受渡しに関連する部分を示す。第２ｃ
図を参照してスレーブＰＥの動作を説明する。

ステップ２１では、それ自身（スレーブＰＥ）に割り当
てられた処理を実行する。その処理の中で、外部（ホス
１−プロセッサ）からのデータ入力の必要が生しると、
次のステップ２２からステップ２３に進む。ステップ２
３では、出力レジスタＲＯに書込要求フラグをセットし
１次のステップ２４では、入力レジスタＲｉを参照する
。必要なデータが、ホストプロセッサ１によって入出力
メモリＩＯＭに書込まれると、Ｒｉに書込終了フラグが
セットされるので、それがセラ１−された時に、次のス
テップ２５に進む。ステップ２５では、出力レジスタＲ
Ｏの書込要求フラグをクリアする。

次のステップ２６及び２７では、入出力レジスタＩＯＭ
に書込まれたデータの全てを読取り、必要なデータの入
力を行なう。

従って、スレーブＰＥは、データ入力の必要が生じると
、要込要求フラグをセラ１〜した後、それにホストプロ
セッサ１が応答して、入出カメモリＴＯＭにデータ書込
を行なうまでの間は、ステップ２４で何もせずに、無駄
な時間待ちをすることになる。この時間待ちをなるべく
短くすることが、スレーブＰＥの処理能力の向上につな
がるので重要である。

また、データ出力の必要が生じると、スレーブＰＥは、
ステップ２２及び２８を通ってステップ２９に進む。ス
テップ２９及び３０では、ホス１〜プロセツサ１に出力
すべきデータの全てを、入出カメモリＩＯＭに順次に書
込む。その書込が終Ｙすると、ステップ３Ｉに進み、出
力レジスタＲＯに読取要求フラグをセントする。次のス
テップ３２では、入力レジスタＲｉを参照する。ホス１
〜プロセツサ１によって入出カメモリＩＯＭ上のデータ
が読取られると、入力レジスタＲｉに読取終了フラグが
セラ１へされるので、そのフラグがセットされるまで待
って次のステップ３３に進む。ステップ３３では、出力
レジスタＲＯの読取要求フラグをクリアする。

従って、スレーブＰＥは、データ出力の必要が生しると
、読取要求フラグをセントした後、それにホス１へプロ
セッサ１が応答してデータ読取を行なうまでの間は、ス
テップ３２で何もせずに、無駄な時間待ちをすることに
なる。この時間待ちをなるへく短くすることが、スレー
ブＰＥの処理能力の向」１につながる。

第２ｂ図に、第２ａ図のステップ７．８，９゜１０及び
１１の各々に対応するポーリング処理のサブルーチンの
内容を示す。なお第２ｂ図においては、ポーリングの対
象となるスレーブＰＥを、１ ２ Ｐ　Ｅ　（ｋ）で示しである（ｋ：１〜Ｎのいずれか）
。

第２ｂ図を参照して、ホストプロセッサ１の動作を説明
する。

ステップ４１では、スレーブＰＥ上の出力レジスタＲｏ
’の内容を読取る。その結果、ＲＯに書込要求フラグが
セットされていると、次のステップ４２からステップ４
３に進む。ステップ４３及び４４では、スレーブＰＥに
入力すべきデータを、それの入出カメモリＩＯＭ」二に
書込む。書込みが終了したら、次にステップ／１５に進
み、スレーブＰＥの入力レジスタＲｉに、書込終了フラ
グをセットする。ステップ４６では、出力レジスタＲＯ
の書込要求フラグがクリアされるまで待つ。ＲＯがクリ
アされると、次にステップ４７に進み、スレブＰＥ上の
入力レジスタＲｉの書込終了フラグをクリアする。

次にステップ４８に進み、ポーリング対象のスレーブＰ
Ｅに割り当てられたタイマＴＭ（ｋ）及びレジスタＴ（
ｋ）をクリアする。

ステップ４１で読取った出力レジスタＲＯに、読取要求
フラグがセットされている場合には、ステップ４２及び
４９を通ってステップ５０に進む。

ステップ５０及び５１では、スレーブＰＥの入出カメモ
リＩＯＭ上に書込まれているデータを順次に読取り、全
てのデータを入力する。読取りが終了すると、次にステ
ップ５２に進み、スレーブＰＥ」二の入力レジスタＲ１
に、読取終了フラグをセットする。次のステップ４６で
は出力レジスタＲＯの読取要求フラグがクリアされるま
で待つ。ＲＯがクリアされると、次にステップ４７に進
み、スレーブＰＥ上の入力レジスタＲｉの読取終了フラ
グをクリアする。

次にステップ４８に進み、ポーリング対象のスレーブＰ
Ｅに割り当てられたタイマＴ　Ｍ　（ｋ）及びレジスタ
Ｔ（ｋ）をクリアする。

つまり、出力レジスタＲＯに書込要求フラグ又は読取要
求フラグがセットされている場合、即ちスレーブＰＥが
データ受渡しを必要としている場合には、以」二説明し
たような処理を実行して、実際にデータの受渡しを行な
う。しかし、ホストプロセッサ１とスレーブＰＥの各々
は、それぞれ独立した処理を並列的に実行するので、そ
れらの動作は非同期であり、ホストプロセッサ１がポー
リング処理を行なう時に、ポーリング対象のスレブＰ’
Ｅが必ずしもデータ受渡しを必要としているとは限らな
い。スレーブＰＥがデータ受渡しを必要としていない時
にポーリングを行なう場合には、データの受渡しを行な
わないので、そのポーリング処理は無駄である。無駄な
ポーリング処理を度々行なっていると、ホストプロセッ
サ１の実質的な処理能力が低下する。しかし、無駄なポ
ーリング処理の回数を減らすために、ポーリングを実行
する時間間隔をあまり大きくすると、スレーブＰＥの時
間待ち（ステップ２４及び３２）が長くなり、スレーブ
ＰＥにおいて実質」二の処理能力が低下する。

そこでこの実施例においては、システム全体の処理能力
の低下を防止するために、各々のスレブＰＥに対するポ
ーリングの時間間隔を、可変とし、ポーリングを行なっ
た時に、データ受渡し要求の有無に応じて自動的に調整
している。

具体的には、個々のスレーブＰＥに対して、ポーリング
を行なってから次にポーリングを行なうまでの待ち時間
を、データ受渡し要求がない場合には、次の第（１）式
によって更新している。

今回の待ち時間＝（前回の待ち時間）２・・・（１）但
し、前回の待ち時間が０の時には今回の待ち時間を初期
値Ｔｍｊ、ｎとし、割算の結果が予め定めた最大値Ｔｍ
ａｘを越える場合には、今回計算した待ち時間をＴ　ｍ
ａｘに固定する（Ｔｍａｘ＞Ｔｍ１ｎ）。

また、ポーリングによってスレーブＰＥからのデータ受
渡し要求を検知した場合には、そのスレーブＰＥに対す
る待ち時間をＯにクリアする。

前記第（１）式に対応する計算処理は、第２ｂ図のステ
ップ５３で実行される。つまり、待ち時間を保持するレ
ジスタＴ（ｋ）の内容が、それまでの値を平方した値に
更新される。また、計算の結果、待ち時間が最大値Ｔｍ
ａｘを越える場合には、ステップ５４から５５に進み、
レジスタＴ　（ｋ）にＴｍａｘをス１ヘアする。従って
、待ち時間がＴｍａｘを越える５ １に とはない。更に、レジスタＴ　（ｋ）の内容が０の場合
には、ステップ５７から５８に進み、レジスタＴ　（ｋ
）に初期値Ｔ　ｍｉｎをストアする。また、データ受渡
し要求を検知した場合には、つまり、スレーブＰＥが書
込要求フラグ又は読取要求フラグをセットした場合には
、いずれもステップ４８で、レジスタＴ　（ｋ）をＯに
クリアする。

第３図は、レジスタＴ　（ｋ）の内容に対応する、ホス
トプロセッサ１の待ち時間の変化の一例を示している。

グラフの横軸は、ホストプロセッサ１が特定のスレーブ
ＰＥのレジスタＲＯをアクセスする回数、即ちポーリン
グする回数を示している。

この例では、初期値Ｔ　ｍｉｎを５ｍ５ｅｃに設定し、
Ｔ　ｍａｘを９Ｑｍｓｅｃに設定しである。第３図を参
照すると、アクセス回数の変化に伴なって、待ち時間が
変化するのが分かる。

つまり、１回目のアクセスでは、待ち時間は初期値の５
ｍ５ｅｃに設定され、２回口のアクセスでは２５ｍ５ｅ
ｃに設定され、３．／Ｉ及び５回目のアクセスでは、Ｔ
ｍａｘの制限を受けて９Ｑｍｓｅｃに設定される。５回
目のアクセスが終了した後で、スレーブＰ　Ｅからのデ
ータ入出力（受渡し）要求があったので、６回目の待ち
時間はＯになる。そして７回目で再び初期値の５ｍ５ｅ
ｃが設定され、８回目は２５ｍ５ｅｃに更新される。

このようなホストプロセッサの待ち時間（ポーリングの
間隔）の調整によって次のような効果が得られる。即ち
、特定のスレーブＰ　Ｅにおいてデータ受渡し要求の発
生する間隔が比較的大きい場合には、そのスレーブＰＥ
に対するポーリングの間隔が自動的に増大するので、デ
ータ受渡しを実行しない無駄なボーリンク処理を実行す
る頻度が小さくなり、ホストプロセッサ１の実質的な処
理能力の低下が防止される。また、特定のスレーブＰＥ
からデータ受渡し要求を検知した場合には、そのスレー
ブＰＥに対するポーリングの間隔が小さくなるので、ス
レーブＰＥにおいてデータ受渡し要求の発生する間隔が
急に小さくなった場合でも、その間隔に比べて、スレー
ブＰＥがホストプロセッサの処理を待つ待ち時間が大き
くなることはなく、スレーブＰＥの実質」二の処理能力
の低下を防止することができる。

なお上記実施例においては、ステップ５３に示されるよ
うに、ポーリング処理の間隔を、平方することによって
更新する場合を説明したが、この計算式は、例えば次の
（２）〜（７）式のいずれかの内容におき換えてもよい
。

Ｔ　（ｋ）←Ｔ（ｋ）ＸＣＩ　　　　　　　・・・（２
）Ｔ（ｋ）　（−Ｔ（ｋ）ＸＣ２Ｘ　ｎ　　　　　−（
３）Ｔ　（ｋ）←Ｔ（ｋ）十Ｃ３・・・・（４）Ｔ　（
ｋ）←Ｔ（ｋ）＋Ｃ４Ｘ　ｎ　　　　　−（５）Ｔ（ｋ
）←Ｔ　（ｋ）３　　　　　　　　　・・・・（６）Ｔ
　（ｋ）←Ｔ　（ｋ）の３／２乗　　　　・・・・（７
）但し、Ｃ１，Ｃ２，Ｃ３，Ｃ４：定数。

ｎ：データ受渡し実行後のアクセス回数また、実施例に
おいては、データ受渡しの要求があると、ステップ４８
でポーリングの間隔をＯにしているが、この処理は例え
ば次（８）〜（１０）式のいずれかの内容におき換えて
もよい。

Ｔ　（ｋ）←Ｔ（ｋ）の平方根　　　　・・・・（８）
１’（ｋ）　　←　　ゴ（ｋ）／Ｃ５・・・・（９）Ｔ
　（ｋ）　　←　Ｔ（ｋ）−Ｃ６・・・・（１０）但し
、Ｃ５，Ｃ６：定数 「効果コ 以」二のとおり、本発明によれば、スレーブ計算機（２
１〜２ｎ）からのデータ受渡し要求がない場合に、ホス
ト計算機（１）における待ち時間、即ちポーリングの間
隔を大きくする方向に調整するので、ホス１−品１算機
が、実際のデータ受渡しを伴なわない無駄なポーリング
処理を行なう頻度を小さくすることができ、ホスト計算
機の処理能力の低下を防雨することができる。

本発明者の実験によれば、１台のホス１〜プロセツサと
１台だけのスレーブＰＥで構成したシステムにおいて、
２回の入出力要求を伴なう、特定のアプリケーションプ
ログラムを実行した場合、処理の所要時間は、従来の方
法では１８０秒、本発明の方法では１００秒であり、約
１．８倍に処理速度が向上することが確認できた。

【図面の簡単な説明】

９ ０ 第１図は、本発明を実施する一形式の処理システムの構
成を示すブロック図である。 第２ａ図及び第２ｂ図はホス１〜プロセツサ１の処理を
示すフローチャート、第２Ｃ図はスレーブＰＥの処理を
示すフローチャー１−である。 第３図は、ポーリングの間隔に対応するホストプロセッ
サ１の待ち時間の変化を示すグラフである。 １：ホストプロセッサ（ホスト計算機）２１−２ｎニス
レープＰＥ（スレーブ計算機）３ニジステ１１バス　　
　Ｒｏ：出力レジスタＲ１：入力レジスタ　　■○Ｍ二
人出力メモリ９９

Claims (1)

1. 【特許請求の範囲】 互いに独立した処理を実行するホスト計算機と少なくと
   も１つのスレーブ計算機とが接続され、ホスト計算機と
   スレーブ計算機との間でデータの受渡しを行なう並列計
   算機における待ち時間設定方法において： スレーブ計算機がそれ自身の必要に応じてデータ受渡し
   の要求を発生し、ホスト計算機は設定された待ち時間が
   経過する毎に、スレーブ計算機のデータ受渡し要求の有
   無を調べ、データ受渡し要求がない場合には、ホスト計
   算機が、前記待ち時間を、それまでの設定値よりも大き
   な値に更新する、ことを特徴とする並列計算機における
   待ち時間設定方法。