JPH0310170A

JPH0310170A - 電圧比較方式

Info

Publication number: JPH0310170A
Application number: JP14636689A
Authority: JP
Inventors: Hitoshi Kiyofuji; 清藤　均
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-06-07
Filing date: 1989-06-07
Publication date: 1991-01-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電圧比較方式に関する。

〔従来の技術〕

従来、電圧比較回路はアナログ式コンパレータ（電圧比
較器）を使用していた。すなわち比較器の一方の入力に
調査する信号（以後センス信号と呼ぶ）を接続し、他方
の入力に、基準電圧を識閾値電圧として接続し、両者間
の電圧の大小比較を行ない、比較結果を２進数で出力し
ていた。

〔発明が解決しようとする課題〕

従来方式の場合、基準電圧にばらつき、ゆらぎがあると
、そのまま比較回路の性能に影響する。

また、比較器のオフセット電圧の発生を防ぐため、精度
の高い抵抗器も必要となる。

〔課題を解決するための手段〕

本発明は、基準電圧発生器の出力を基準入力とし、セン
ス信号を信号入力とするようなアナログディジタル変換
器を通して、センス信号をディジタル化するように構成
し、センス信号の電圧が既知の時にセンス信号をディジ
タル化した値をさらに定数倍した値をセンス信号の初期
値としてレジスタにセットし、この初期値と、各時点で
のセンス信号のディジタル値とをディジタル比較器で比
較することにより、基準電圧発生器にばらつきがあって
も比較器の性能に影響しない電圧比較器を提供するもの
である。

また、ディジタル比較器へ入力する初期値として、セン
ス信号のディジタル値をまずレジスタにセットし、この
値を定数倍した値を初期値としてディジタル比較器で比
較することによっても同様な電圧比較器を提供すること
ができる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の第一の実施例をブロック図にて示した
ものである。１は基準電圧発生器で通常ツェナーダイオ
ードが使用される。ツェナーダイオードは安価ではある
が素子ごとに基準電圧がばらつき、また同一素子におい
ても動作電流が変わると基準電圧も変化する。よって電
圧比較器の性能への影響は大きい。本発明によれば、素
子ごとの基準電圧のばらつきによる性能への影響は無視
できる。２はアナログディジタル変換器（Ａ／Ｄ変換器
）であり、１１は基準入力、１２はセンス信号入力、１
３はディジタル値出力である。３は演算器であり、Ａ／
Ｄ変換器出力１３を定数倍した値１４を出力する。定数
倍した値が比較器の識閾値に相当する。４はレジスタで
あり、演算器３の出力を記憶するものである。センス信
号１２が既知であるときに演算器出力１４をレジスタ４
にセットする。センス信号１２はあらかじめ電圧計等で
ある値に設定し、センス信号が設定値になっている時間
帯にレジスタ４に演算器出力１４をセットする。通常は
本発明による回路への電源投入時にセットを行なう。５
はディジタル式の比較器で、レジスタ４の出力１５とＡ
／Ｄ変換器２の出力１３を比較する。

センス信号１２の電圧がＶｘのときのＡ／Ｄ変換器２の
出力１３をＮｘ、演算器３の出力１４をＭｘとする。

Ｎｘ＝ａＶｘ・・・・・・■、Ｍｘ＝ＫＮｘ・・・・・
・■の関係が成り立つ。但し、ａはＡ／Ｄ変換器の変換
率、Ｋは演算器の倍率を示す。Ｖｘがｖｌであるときに
ＮｘがＮ、になっていたとする。

Ｎ＋＝ａＶ＋・・・・・・■、　Ｍ＋＝ＫＮ１・・・・
・・■となる。レジスタ４の出力１５をり、とすると■
。

■よりＬ＋＝ａＫＶ＋　　・・・・・・■ となる。■、■よりＮｘ　　ｌ、＝：Ｂ　（Ｖｘ　　Ｋ’Ｖ’１）・−・・
■となり比較器５でＮｘとＬｌを比較することはＶｘと
ＫＶ、を比較することと、等価である。Ｋ　Ｖ　ｔは本
発明による電圧比較方式において識閾値電圧となる。従
って演算器の倍率Ｋを変えることにより識閾値を自由に
設定できる。

第１図においてＡ／Ｄ変換器２の出力を演算器３へ接続
し、その出力がレジスタ４の入力、さらにその出力が比
較器５の入力信号１５となっているが、演算器３とレジ
スタ４の順序は入れ換えても、同じ性能を出すことは可
能である。すなわちＡ／Ｄ変換器２の出力をレジスタ４
へ接続し、その出力を演算器３への入力とし、これの出
力を比較器５への入゛力信号１′５とする方式である。

これを第２図に示す。同一機能は同一番号で図示した。

第２図は本発明の第二の実施例をブロック図にて図示し
たものとなっている。

第３図は第１図の回路例である。同一機能は同一番号で
図示した。３，４．５の機能はマイクロプロセッサによ
り実現した場合を示す。Ａ／Ｄ変換器を内蔵しているマ
イクロプロセッサの場合には、更に２の機能をもマイク
ロプロセッサで実現できる。１はツェナーダイオードに
よる基準電圧器である。ＶＤＤが変動する場合は、ツェ
ナー電圧が少々変動することが考えられるが、この場合
は三端子レギュレータを使用することにより回避可能で
ある。Ａ／Ｄ変換器を８ビツト、センス信号の既知の時
の電圧を５Ｖ、微開電圧を４．５ｖとする。センス信号
５ｖのときの変換データ１３の値をＮ１とすると、変換
データ１３の値ＮｘからＮｘ≧（４，５１５）Ｎ１（Ｄ
ときは、Ｖ　ｘ　≧４．５　Ｖであり、逆にＮ　ｘ　＜　（４，５／　５　）　Ｎ　１のときはＶ　
ｘ　＜　４．５　Ｖと判断すればよい。（４，５１５）
Ｎｌの演算、およびその結果とＮｘとの比較はマイクロ
プロセッサにより実行される。

〔発明の効果〕

本発明は以上説明したように、アナログディジタル変換
器を使用し、センス信号既知のときの値をディジタルで
保持し、これと各時点でのセンス信号のディジタル値と
比較することにより安定に動作する電圧比較器を提供す
るものである。

１・・・・・・基準電圧発生器、２・・・・・・アナロ
グディジタル変換器、３・・・・・・演算器、４・・・
・・・レジスタ、５・・・・・・比較器、１２・・・・
・・入力端子。

Claims

【特許請求の範囲】

（１）基準電圧発生手段と、前記基準電圧発生手段出力
を基準入力とするアナログディジタル変換手段と、前記
アナログディジタル変換手段出力を演算する演算手段と
、前記演算手段による演算結果を保持するレジスタ手段
と、前記レジスタ手段の出力と、前記アナログディジタ
ル変換手段の出力を比較する比較手段と、により構成さ
れることを特徴とする電圧比較方式。
（２）基準電圧発生手段と、前記基準電圧発生手段出力
を基準入力とするアナログディジタル変換手段と、前記
アナログディジタル変換手段出力を保持するレジスタ手
段と、前記レジスタ手段出力を演算する演算手段と、前
記演算手段による演算結果と前記アナログディジタル変
換手段の出力を比較する比較手段と、により構成される
ことを特徴とする電圧比較方式。