JPH0298684A - 航跡表示回路 - Google Patents

航跡表示回路

Info

Publication number
JPH0298684A
JPH0298684A JP63251692A JP25169288A JPH0298684A JP H0298684 A JPH0298684 A JP H0298684A JP 63251692 A JP63251692 A JP 63251692A JP 25169288 A JP25169288 A JP 25169288A JP H0298684 A JPH0298684 A JP H0298684A
Authority
JP
Japan
Prior art keywords
data
address
attenuation
frame memory
radar video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63251692A
Other languages
English (en)
Other versions
JP2790293B2 (ja
Inventor
Akio Izumi
明夫 泉
Hiroshi Takarada
博志 宝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63251692A priority Critical patent/JP2790293B2/ja
Publication of JPH0298684A publication Critical patent/JPH0298684A/ja
Application granted granted Critical
Publication of JP2790293B2 publication Critical patent/JP2790293B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的] (産業上の利用分野) この発明は、レーダ用ディジタル走査変M器に用いられ
て、航空機や船舶等の移動目標の航跡を表示器に表示制
御する航跡表示回路に関する。
(従来の技術) 一般に、航空機や船舶等が移動目標をレーダ画面として
表示器に表示する場合、これら移動目標の航跡を表示器
■する回路である航跡表示回路を具えたディジタル走査
変換器が使用される。この航跡表示回路として従来一般
に用いられている回路の一例を第9図に示す。
同第9図に示されるように、この航跡表示回路は、図示
しない表示器へ送る表示ビデオデータを一時記憶するた
めのフレームメモリ1、後述する減衰処理が施されたか
否かをチエツクするためのフラグデータが一時記憶され
る第1および第2のフラグメモリ11a、11b、フレ
ームメモリ1から読み出されるデータD3の値について
所定の減衰演算を施しランクの低いレベル値を示すデー
タとする減衰関数器2、上記データD3(減衰演算の施
されないデータ)とこの減衰関数器2によって減衰演算
されたデータD4とのいずれか一方を選択出力する減衰
データマルチプレクサ3、このマルチプレクサ3により
選択出力されるデータの値と図示しない空中1?J装置
から加えられるレーダビデオデータD2の値との大小比
較を行なうコンパレータ4、このコンパレータ4による
比較出力に基づき上記フレームメモリ1への書き込みf
−タD5として同コンパレータ4への上記2つの入力デ
ータのうち値の大きい一方のデータを選択出力するデー
タマルチプレクサ5、上記フレームメモリ1に記憶され
たデータを図示しない表示器へ表示ビデオデータとして
出力する際の読み出しアドレスデータを発生する表示ア
ドレスn1N36、同フレームメモリ1あるいは上記第
1および第2のフラグメモリ11aおよび11bへそれ
ぞれビデオデータあるいはフラグデータを記憶させる際
の閤き込みアドレスデータD1を発生する書き込みアド
レス発生部7、上記第1および第2のフラグメモリ11
aiBよび11bに記憶されるフラグデータをこれらメ
モリから潤去する際の消却用アドレスデータを発生する
消却アドレス発生部8、上記フレームメモリ1へ与える
アドレスデータとして上記表示アドレス発生部6から出
力される読み出しアドレスデータと上記害き込みアドレ
ス発生部7から出力される国き込みアドレスデータとの
いずれか一方を同フレームメモリ1の利用モードに応じ
て選択出力するフレームメモリアドレスマルチプレクサ
9、それぞれ上記第1および第2のフラグメモリ11a
および11bへ与えるアドレスデータとして上記書き込
みアドレス発生部7から出力される関き込みアドレスデ
ータと上記潤却アドレス光生部8から出力される消却用
アドレスデータとのいずれか一方を同第1および第2の
フラグメモリ11aおよび11bの利用モードに応じて
選択出力する第1および第2のフラグメモリアドレスマ
ルチプレクサ10aおよび10b、図示しない空中線の
走査WAaから空中線の走査角度が基準角度となる毎に
発生される基準角度トリガに基づき「セット」状態およ
び「リセットJ状態を繰り返すフリップフロップ12、
そしてこのフリップフロップ12の上記状態に応じて第
1のフラグメモリ11aの内容と第2のフラグメモリ1
1bの内容とを交互に選択出力して上記減衰データマル
チプレクサ3によるデータ03(非減衰データ)とデー
タ04(減衰データ)との選択態様をl!%JIIlす
る(詳しくは、実際に対応するフラグデータが有るとき
にデータD3を選択させ、対応するフラグデータが無い
ときにデータD4を選択させる)フラグデータマルチプ
レクサ13、をそれぞれ具えて構成されるもので、図示
しない空中線装置のレーダ信号送受信動作に伴ない大旨
次のように動作する。
この航跡表示回路において、空中aB置から出力される
レーダビデオデータD2は、空中線の走査方式および表
示器画面上の表示形式に応じて上記書き込みアドレス発
生部7から発生されるアドレスデータD1に基づきフレ
ームメモリ1に所定の態様をもって古き込まれる。
ここで、こうした航跡表示回路が用いられるレーダ用デ
ィジタル走査変換器における空中線走査方式および表示
器画面上での表示形式について触れておく。
空中線の走査方式としては、PPI走査や走査形状が扇
状となるいわゆるセクタ走査等があるが、ここではセク
タ走査が採用される場合を例にとって説明する。この場
合、表示器両面上の表示形式も、こうしたセクタ走査の
走査面に対応した画面中に、同空中線走査に応じてtq
られる目標エコーの咎がそれぞれ対応した位置関係で表
示されるような表示形式が採用されるものとする。
こうした走査方式および表示形式の対応関係について、
第9図中に模式的に示したフレームメモリ1のメモリ構
造を参照して更に詳述する。
こうしたセクタ走査により採取されたレーダビデオデー
タを画面表示すべくこれを−Hフレームメモリ1に格納
する場合、フレームメモリ1の、表示画面でいえば例え
ば最下段中央の画素に対応する番地を、セクタ走査の中
心点(センタ)0に削り当てるとともに、同セクタ走査
−走査における各走査線(図中のa−i:レーダトリガ
の各発生タイミングに対応)に掛かる番地(図中の各々
の升)を、例えば走査線aに対応するものから、かつ上
記センタ0に近いものから順次指定して、各対応するレ
ーダビデオデータ〈このデータによって示される値が表
示時の輝度に対応する)を同フレームメモリ1へ閤き込
んでいく。すなわちこの場合、上記書き込みアドレス発
生部7からは、こうした態様でフレームメモリ1に対す
るアドレス指定を行ない得るようなアドレスデータD1
が発生される。因みに、同セクタ走査の一走査において
、目標が同図中にfAsiIにて示す位置に確認される
場合、該目標エコーに対応したレーダビデオデータは、 0 走査線すのセンタOから2番目の番地。
0 走査線CのセンタOから3番目および4番目の番地
0 走査adのセンタOから3番目および4PB目の番
地。
にそれぞれ対応して、フレームメモリ1に格納されるよ
うになる。
こうしてレーダビデオデータがフレームメモリ1に格納
されれば、その後、同フレームメモリ1を適宜にアドレ
ス指定してその格納されたデータを表示器に読み出すよ
うにすることで、表示器の画面にも、上記セクタ走査に
対応した態様での目標像の表示がなされるようになる。
さて第10図は、該航跡表示回路の上述した書き込み動
作に際してのデータ処理態様を示したものであり、上記
書き込みアドレスデータD1の第10図(a)に示され
る態様での発生に伴ない、フレームメモリ1では、同第
10図(C)に示される態様で、前回の空中線走査に対
応して同フレームメモリ1内に閤きこまれていたレーダ
どデオデータをデータD3として読み出し、また減衰関
数器2では、この読み出されたデータo3に対して上述
した減衰演算を施し、これをデータD4として同第10
図(d)に示される態様で出力する。そしていま、上記
アドレスデータD1に関してフレームメモリ1から読み
出された上記データD3が、それまでに上記減衰関数器
2による減衰処31I(減衰演算)が施されていないデ
ータであり、したがって上記第1あるいは第2のフラグ
メモリllaあるいは11bにも、このデータD3に対
応するフラグデータは登録されていないものとすると、
このデータD4として減衰間数器2から出力されたデー
タが、減衰データマルチプレクサ3によって選択出力さ
れてコンパレータ4に加えられる。
コンパレータ4は、上述のように、この減衰データマル
チプレクサ3の出力データの値と空中線装置から加えら
れるレーダビデオデータの値との大小比較を行なう回路
であり、ここでは、上記減衰関数器2の出力データ04
(第10図(d)参照)の値と当該空中線走査に対応し
て得られた上記レーダビデオデータ02<第10図(b
)参照)の値とを大小比較して、これらのうちの大きい
値を示す方のデータがデータD5としてデータマルチプ
レクサ5から選択出力されるよう、同データマルチプレ
クサ5の選択動作を制罪する。これにより、データマル
チプレクサ5からは、空中線のある走査位置毎に、新し
いデータであれ、当該走査位置の前回のデータであれ、
大きな値を示す方のデータが有効データとして都度、選
択出力されることとなり、こうしてデータマルチプレク
サ5から選択出力されるデータ05(flH10図(e
)参照)が、フレームメモリ1の、当該空中線走査に対
応して発生された上記出ぎ込みアドレスデータD1(第
10図1a)参照)によって示される番地に、書き込ま
れていく。
なお、第1および第2のフラグメモリ11aおよび11
bは、閤き込みアドレス発生部7がらn1される上記の
書き込みアドレスデータD1によって指定される番地に
、すなわち上記フレームメモリ1の都度のデータD5が
書ぎ込まれる番地と各々対応する番地に、そのアドレス
指定に伴なって、上記の減衰処理が実行される番地であ
る旨示す前記の7ラグデータ(通常1ビツトからなる)
が磨き込み登録されるメモリであり、−回の空中線走査
に対応してフレームメモリ1中のある番地が再度アドレ
ス指定されるような場合〈各走査線の密度が測くなる前
記セクタ走査のセンタ0に対応する番地並びにその付近
の番地において発生する)に、同様にそのアドレス指定
に伴なって、上記登録されたフラグデータをフラグデー
タマルチプレクサ13を通じて読み出すよう動作する。
こうしてフラグデータが読み出された場合、上記減衰デ
ータマルチプレクサ3は、減衰関数器2を介さずに加え
られるデータD3を選択出力するようになる。このデー
タD3とそのときのレーダビデオデータD2とが比較さ
れ、いずれか大きい値を示す方のデータがデータD5と
してフレームメモリ1の当該番地に書き込まれるように
なることは、先の第1回目の書き込み動作の場合と同様
である。
こうしたフラグメモリ11aおよび11b1並びに減衰
データマルチプレクサ3の作用により、−回の空中線走
査でフレームメモリ1中の同一番地が複数回アドレス指
定されてレーダビデオデータの書き替えが行なわれる場
合であれ、当該番地のレーダビデオデータが必要以上に
減衰処理されるようなことは回避される。
また、これら第1あるいは第2のフラグメモリ11aあ
るいは11bは、それぞれ空中線の一走査毎に上記フラ
グデータで満たされるようになる。
そこで、前記基準角度トリガに基づくフラグデータマル
チプレクサ13の選択動作に応じてこれらフラグメモリ
が切り替え使用され、使用されていない側のフラグメモ
リは、空中線の当該−走査が終了するまでに、消却アド
レス発生部8から発生されるアドレスデータに基づき、
そのフラグデータが消却される。
この第9図に示した航跡表示回路の上述した動作が、空
中線の走査動作に対応して繰り返し実行されることによ
り、目村が例えば第11図(a)に小されるような移動
目標であって、空中線の一走査の都度、目標Pの捕えら
れる位置が異なるような場合、すなわち、フレームメモ
リ1巾の、前回の空中線走1時に目標P(実際にはP−
1,P−2、P−3,P−4またはP−5)に対応した
レーダビデオデータが、書き込また番地に対するアクセ
ス時に、同月標Pに対応した新たなレーダビデオデータ
が人力されない場合には、この前回の走査時に書き込ま
れたレーダビデオデータが減衰処理されたデータが当該
番地に再書き込みされることとなり、結局表示器の画面
上には、同第11図(b)に示されるような態様で経時
的に減衰する残像データとして、同移動目標Pについて
の航跡が表示されるようになる。
(発明が解決しようとする課題) ところで、上述した航跡表示回路によれば、減衰処理さ
れたデータが格納されるフレームメモリ1中の番地は、
害き込みアドレス発生部7がら発生されるアドレスデー
タD1によって指定される番地、すなわち空中線の走I
Effi域に対応した番地、に限られることから、例え
ば前述したセクタ走査を想定して、その走査方位や走査
センタが固定される場合には、移動目標を示す全てのデ
ータについてこれを有効に減衰させることもできるが、
同セクタ走査の走査方位や走査センタが連続移動するレ
ーダ(例えば航空機に搭載されるレーダ)が用いられる
場合には、例えば第12図に示されるように、前記フレ
ームメモリ1内の番地で空中線の走査領域から外れてし
まう番地が発生することとなり、もしこの外れた番地に
目標P(実際にはf) −n >に対応したレーダビデ
オデータが格納されていれば、このデータは減衰される
ことなくいつまでもフレームメモリ1内に残ることとな
る。
すなわち、この残されたデータは、表示器画面上でも、
消え残りとしていつまでも表示されることになり、レー
ダ操作員の誤認を(6く恐れが生じる。
また、上記のように移動目標を示す全てのデータが有効
に減衰される場合でも、同航跡表示回路では、空中線の
1走査毎に1ランクずつの減衰処理が行なわれるもので
あることから、残像データレベルすなわち表示像の輝度
も、第13図に示されるように、空中線の走査数に比例
したいわば固定的な減衰特性を示すようになり、残像時
間についての自由な調節を図ることができなかった。
この発明は、こうした実情に鑑みてなされたものであり
、空中線の走査態様とは無関係に、いかなる場合も有効
に減衰処理が実行されるとともに、残像時間についても
、これを任意に設定することのできる航跡表示回路を提
供することを目的とする。
〔発明のlI成〕
(課題を解決するための手段) この発明では、前記の田き込みアドレス発生手段とは別
途に、フレームメモリに閤ぎ込まれたレーダビデオデー
タの減衰処理手段への読み出し、およびこの減衰処理手
段により減衰処理されたレーダビデオデータのフレーム
メモリ同一番地への再崗き込みを行なうための読み出し
J3よび書き込みアドレスデータを発生するアドレス発
生手段を設けるようにする。
(作用) これにより、前記の減衰処理は、空中線の走査態様とは
無関係に独立して実行されるようになり、上記新たに設
けられるアドレス発生手段さえ、フレームメモリの全番
地についてアクセスできるようにしておけば、同フレー
ムメモリ内の番地で空中線の走査領域から外れる番地が
発生ずるような場合でも、全てのデータについて平等に
減衰処理を施すことができるようになる。
また、上記新たに設けられるアドレス発生手段は、その
アドレスデータの発生時間(アドレスデータ発生数)も
、空中線の走査とは無関係に任意に設定される。したが
って、前記溝き込みアドレスデータの発生時間に比べて
このアドレスデータの発生時間を短く設定するようにす
れば、減衰処理にそれだけ長い時間を要することとなり
、結局残像時間は引き延ばされるようになる。勿論、こ
の度合も、上記アドレスデータの牝牛時間に応じて任意
に調節される。
(実施例) 第1図に、この発明にかかる航跡表示回路の一実施例を
示す。なお第1図において、先の第9図に示した要素と
同一の要素については、それぞれ同一の符号を付して示
しており、これら要素に関しての重複する説明は省略す
る。
さて、この実施例による航跡表示回路は、同第1図に示
されるように、フレームメモリ1、減衰関数器2、減衰
データマルチプレクサ3、コンパレータ4、データマル
チプレクサ5、表示アドレス発生部6、および閤き込み
アドレス発生部7に加えて、上記フレームメモリ1に対
する第3のアドレス発生手段として、上記書き込みアド
レス発生部7とは別途に、フレームメモリ1に害き込ま
れたレーダビデオデータの上記減衰関数器2への読み出
し、およびこの減衰関数器2により減衰処理されたデー
タの減衰データマルチプレクサ3並びにデータマルチプ
レクサ5を介したフレームメモリ1の同一番地への再書
き込みを行なうためのアドレスデータを発生する減衰ア
ドレス発生部14と、図示しないタイミング発生回路か
ら加えられるモード切替信号MOに基づいて、表示アド
レス発生部6から発生されるアドレスデータ、田ぎ込み
アドレス発生部7から発生されるアドレスデータD1、
および上記の減衰アドレス発生部14から発生されるア
ドレスデータD6のいずれか1つを時分割的に選択出力
し、この選択出力したアドレスデータによってフレーム
メモリ1をアクセスするアドレスマルチプレクサ15と
、をそれぞれ具えて構成される。
なお、この実施例回路においては、上記減衰データマル
チブレタサ3も、上記のモード切替信号MDに基づいて
その選択動作が制御されるものであり、該モード切替信
号MDによって、上記内き込みアドレス発生部7から発
生されるアドレスデータD1が選択指定されている状態
(以下これを「書き込みモード」という)においては非
減衰データであるデータD3を選択出力し、上記減衰ア
ドレス光生部14から発生されるアドレスデータD6が
選択指定されている状態(以下これを「減衰モード」と
いう)においでは、減衰関数器2により減衰処理された
データであるデータD4を選択出力するよう動作する。
第2図〜第4図は、この第1図に示した実施例回路のモ
ード指定態様、「崗き込みモード」におけるデータ処理
態様、および[減衰モード]におけるデータ処g!態様
をそれぞれ例示したものであり、以下、これら第2図〜
第4図を併せ参照して、該実施例回路の動作を詳述する
第2図(a)およびfb)に示されるように、この実施
例回路では、レーダトリガの発生周期、すなわちレーダ
電波の送信の繰り返し周期に同期して、図示の如くの態
様で時分vj的に、上記の「書き込みモード」と[減衰
モードjとを設定している。
これらのモードが、上記モード切替信号MDの内容によ
って各々指定されるものであることは上述した通りであ
る。そして該実施例回路では、この第2図1b)に示さ
れる「害き込みモード」が指定されている時間内におい
て、第3図に示される「書き込みモード」としてのデー
タ処理が実行され、同ffft2図(b)に示される「
減衰モードJが指定されている時間内において、第4図
に示される「減衰モード」としてのデータ処理が実行さ
れる。
はじめに、第3図に示される「書き込みモード」での処
理について説明する。
この「!iき込みモード」では、アドレスマルチプレク
サ15によって、書き込みアドレス発生部7から発生さ
れるアドレスデータD1が選択され、減衰データマルチ
プレクサ3によって、非減衰データD3が選択される。
したがって、上記内き込みアドレスデータD1の第3図
(a)に示される態様での発生に伴ない、フレームメモ
リ1では、同第3図(C)に示される態様で、前回の空
中線走査に対応して同フレームメモリ1内に書き込まれ
ていたレーダビデオデータをデータD3として読み出し
、またこの読み出されたデータD3が上記減衰データマ
ルチプレクサ3を介してコンパレータ4に加えられる。
そして、このデータD3とそのときの空中線走査に対応
したレーダビデオデータD2(第3図(b)参照)とが
該コンパレータ4によって比較され、いずれか大きい値
を示す方のデータがデータD5(第3図+d)参照)と
してフレームメモリ1の当該番地に書き込まれる。
こうした処理動作が、前述の如く指定されるフレームメ
モリ1の各番地について、また空中線の各走査に対応し
て、繰り返し実行されることにより、移動目標を示すレ
ーダビデオデータは、残像データとしてフレームメモリ
1内に残り続けることとなる。
次に、第4図に示される「減衰モード」での処理につい
て説明する。
この「減衰モード」では、アドレスマルチプレクサ15
によって、減衰アドレス光生部14から発生されるアド
レスデータD6が選択され、減衰データマルチプレクサ
3によって、減衰処理データD4が選択される。したが
って、上記アドレスデータD6の第4図(a)に示され
る態様での発生に伴ない、フレームメモリ1では、同第
4図(b)に示される態様で、この指定された番地に格
納されているレーダビデオデータをデータD3として読
み出し、また減衰関数器2では、この読み出されたデー
タD3に前述した減衰処理を施してこれをデータD4と
して同第4図(C)に示される態様で出力する。そして
、この出力されたデータD4が減衰データマルチプレク
サ3を介してコンパレータ4に加えられ、該コンパレー
タ4によって前述した比較処理を受tプる。ただし、こ
の「減衰モード」が実行される時間においては、前記レ
ーダビデオデータD2は存在しないことから、常にこの
減衰処理されたデータD4が、大きい値を示す方のデー
タとして選択されて(すなわち同第4図(d)に示され
るデータD5として選択されて)、フレームメモリ1の
当該番地に百害き込みされる。
こうした処理動作が、フレームメモリ1の各番地につい
て繰り返し実行されることにより、同フレームメモリ1
に書き込まれている移動目標を示す残像データは、第5
図に示される如く、時間に比例して減衰していくことと
なり、一定時間の経過の後は、その残像データのレベル
も零となる。
したがって、前述したセクタ走査の走査方位や走査セン
タが連続移動するような場合でも、先の第12図に示し
たような消え残りが生じることはない。
またこの実施例回路によれば、上記減衰にかかる時間す
なわち残像時間は、レーダ波送信の繰り返し毎に減衰ア
ドレス発生部14から発生させる上記アドレスデータD
6の数によって自由に調節されるようになる。
なお、表示アドレス発生部6から発生されるアドレスデ
ータ(読み出しアドレスデータ)がアドレスマルチプレ
クサ15を通じて選択出力される時間については特に言
及しなかったが、これは図示しない表示器側からの要求
に応じて、所定の読み出し条件が満足されるようになっ
ている。
ところで、上述した減衰処理用のアドレスデータD6を
発生する減衰アドレス光生部14は、害き込みアドレス
発生部7によるアドレスデータD1の発生態様とは無関
係に、■にフレームメモリ1の全ての番地を指定できる
態様で当のアドレスデータD6を発生できる回路であれ
ば、基本的にはいかなる回路であってもよいが、例えば
第6図に示すような回路を採用するようにすれば、非常
に簡単な偶成をもって、表示画面全体の輝度をむらなく
−様に低下させることができる。
すなわちこの第6図に示す減衰アドレス発生部14Aは
、前記フレームメモリ1の全ての番地についてこれを順
次指定することのできるアドレスカウンタCTを有して
構成されるとともに、このアドレスカウンタCTから出
力される各ビットデータAo〜Anを、ビット線組み替
え回路TRを通じて適宜に組み替えて出力するようにし
たもので、この組み替え出力される各ビットデータA。
〜Anによって都度構成されるデータが、前記減衰処理
用のアドレスデータD6として前記フレームメモリ1に
加えられる。これによりフレームメモリ1では、前記「
減衰モード」において、規則的であるとはいえ、連続し
ない番地が飛び飛びにアクセスされることとなり、視感
上は、表示画面の全体が−様に輝度減衰するようになる
このように、この第6図に示した回路によれば、表示画
面上での上述した−様な輝度減衰を簡便に実現すること
ができる。
ただし、同第6図に示す回路では、アクセスに際しての
上記の規則性から、こうした輝度減衰の過程において、
第7図に示すようなモザイク状の減衰パターンが発生す
る場合がある。このような減衰パターンが発生する場合
、画面中に表示される目標の画像(8初目標の航跡)P
Gにも、モザイク状の輝度ムラが発生することとなり、
視認性の障害となる。
このような不都合に対処するには、同減衰アドレス発生
部14として、次の第8図に示す回路を採用するように
すればよい。
すなわち、この第8図に示す減衰アドレス発生部14B
では、M系列の乱数発生回路を使用している。このM系
列の乱数発生回路は、同図に示されるような(N+1)
段のシフトレジスタSRO〜SRNと1つの排他的論理
和回路EX、ORとにより(2’−1>個の周期性の乱
数をn1させる回路であり、前記減衰処理用のアドレス
データD6として、前記フレームメモリ1の全ての番地
に対応したアドレスデータを発生し終えるまでランダム
なデータを冗生じ続ける。また、このR1される乱数(
アドレスデータD6)は、フレームメモリ1の一部の領
域に対応して集中して発生されることなく、同フレーム
メモリ1の各番地に対し規則性なしに一様に分布して発
生される。そのため、表示される画面は、その輝度が一
様に減衰、低下されるようになることは勿論、移動目標
の航跡に上述した1lili度ムラが発生するようなこ
ともなくなる。
このように、前記減衰アドレス発生部14(第1図)と
して、この第8図に示した回路を用いるようにフれば、
表示器に表示される移動目標の航跡についてこれを、輝
度ムラ等のないより自然な減衰像とすることができる。
なお、第1図に示した実施例航跡表示回路においては、
先の第9図に示される航跡表示回路を前提とした都合上
、空中線の走査方式や表示器画面上の表示形式も、自ず
と前述したセクタ走査やこれに対応した表示形式が採用
されることを前提としたが、こうした走査方式や表示形
式は任意である。要は、前記書き込みアドレスデータD
1によるフレームメモリ1のアクセス1141のみを、
都度採用される走査方式や表示形式に応じて予め規定す
るようにすればよい。
〔発明の効果] 以上説明したように、この発明によれば、いかなる態様
でレーダビデオデータが採取されようとも、これらデー
タの全てについて常に有効に減衰g8理を施すことがで
き、また、この減衰処理にかかる残像時間についても、
これを任意に可変設定することができる。
【図面の簡単な説明】
第1図は、この発明にかかる航跡表示回路の一実施例を
示すブロック図、第2図および第3図および第4図はそ
れぞれ第1図に示した実施例回路の動作例を示すタイム
チャート、第5図は第1図に示した実施例回路の残像デ
ータレベル推移特性を示す線図、第6図は第1図に示さ
れる減衰アドレス発生部の一構成例を示すブロック図、
第7図はfM6図に示される回路を採用した場合に懸念
される目標表示例を模式的に示す略図、第8図は!11
図に示される減衰アドレス発生部の他の#4構成を示す
ブロック図、第9図は従来の航跡表示回路の構成例を示
すブロック図、第10図は第9図に示した航跡表示回路
の動作例を示すタイムチャート、第11図は航跡表示回
路の一般的な減真処31!態様を示す線図、第12図は
第9図に示した航跡表示回路において懸念される表示像
の消え残りの発生を説明する略図、第13図は第9図に
示した航跡表示回路の残像データレベル推移特性を示す
縮図である。 1・・・フレームメモリ、2・・・減衰関数器、3・・
・減衰データマルチプレクサ、4・・・コンパレータ、
5・・・データマルチプレクサ、6・・・表示アドレス
発生部、7・・・書き込みアドレス発生部、14・・・
減衰アドレス発生部、15・・・アドレスマルチプレク
サ。 4A 時間 第5図 第6図 第1o図 (Q) (b) 第11図 第12図 空中M尤!丈【

Claims (5)

    【特許請求の範囲】
  1. (1)レーダビデオデータを記憶するためのフレームメ
    モリと、 前記レーダビデオデータを前記フレームメモリに書き込
    むための書き込みアドレスデータを発生する第1のアド
    レス発生手段と、 前記フレームメモリに書き込まれたレーダビデオデータ
    を表示器に読み出し出力するための読み出しアドレスデ
    ータを発生する第2のアドレス発生手段と、 前記レーダビデオデータに減衰処理を施すための減衰処
    理手段と、 前記フレームメモリに書き込まれたレーダビデオデータ
    の前記減衰処理手段への読み出し、およびこの減衰処理
    手段により減衰処理されたレーダビデオデータのフレー
    ムメモリ同一番地への再書き込みを行なうための読み出
    しおよび書き込みアドレスデータを発生する第3のアド
    レ発生手段と、を具えたことを特徴とする航跡表示回路
  2. (2)少なくとも前記第1および第3のアドレス発生手
    段は、前記レーダビデオデータの採取期間毎に時分割に
    て各々のアドレスデータを発生する請求項(1)記載の
    航跡表示回路。
  3. (3)前記第3のアドレス発生手段は、前記読み出しお
    よび書き込みアドレスデータの発生態様および発生数が
    、前記第1のアドレス発生手段による前記書き込みアド
    レスデータの発生態様および発生数と無関係に任意設定
    される請求項(2)記載の航跡表示回路。
  4. (4)前記第3のアドレス発生手段は、アドレスカウン
    タを有し、このアドレスカウンタから出力される各ビッ
    トデータを適宜に組み替えて示されるデータ内容を前記
    読み出しおよび書き込みアドレスデータとする請求項(
    3)記載の航跡表示回路。
  5. (5)前記第3のアドレス発生手段は、前記フレームメ
    モリの全ての番地に対応したアドレスデータを発生し終
    えるまでランダムに前記読み出しおよび書き込みアドレ
    スデータを発生する周期性の乱数発生回路からなる請求
    項(3)記載の航跡表示回路。
JP63251692A 1988-10-05 1988-10-05 航跡表示回路 Expired - Lifetime JP2790293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63251692A JP2790293B2 (ja) 1988-10-05 1988-10-05 航跡表示回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63251692A JP2790293B2 (ja) 1988-10-05 1988-10-05 航跡表示回路

Publications (2)

Publication Number Publication Date
JPH0298684A true JPH0298684A (ja) 1990-04-11
JP2790293B2 JP2790293B2 (ja) 1998-08-27

Family

ID=17226592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63251692A Expired - Lifetime JP2790293B2 (ja) 1988-10-05 1988-10-05 航跡表示回路

Country Status (1)

Country Link
JP (1) JP2790293B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235272U (ja) * 1985-08-20 1987-03-02

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235272U (ja) * 1985-08-20 1987-03-02

Also Published As

Publication number Publication date
JP2790293B2 (ja) 1998-08-27

Similar Documents

Publication Publication Date Title
EP0098869B1 (en) Method of filling polygons and raster graphic system for implementing said method
US4742344A (en) Digital display system with refresh memory for storing character and field attribute data
JPS5930229B2 (ja) 輝度制御装置
US4554538A (en) Multi-level raster scan display system
US5247612A (en) Pixel display apparatus and method using a first-in, first-out buffer
EP0398510B1 (en) Video random access memory
JPH09245179A (ja) コンピュータグラフィックス装置
JPH0816836B2 (ja) 情報処理方法
JPH0262833B2 (ja)
EP0279225A2 (en) Reconfigurable counters for addressing in graphics display systems
JPS5858674B2 (ja) 陰極線管表示装置
JPH0298684A (ja) 航跡表示回路
JP2727036B2 (ja) バッファ・メモリを用いたトリガ発生方法
JPS632070B2 (ja)
US6424292B1 (en) Radar device and the like
JPS6332392B2 (ja)
JPH0132957B2 (ja)
JP3115634B2 (ja) 画像表示装置
JPH0571780U (ja) レーダ装置
JPS6151191A (ja) 表示メモリ制御方式
JPS61273584A (ja) 表示装置
JPH0443594B2 (ja)
JPS60159789A (ja) 表示メモリ制御方式
JPS6144318B2 (ja)
JP2854965B2 (ja) レーダ表示方法