JPS6235272U - - Google Patents
Info
- Publication number
- JPS6235272U JPS6235272U JP12797685U JP12797685U JPS6235272U JP S6235272 U JPS6235272 U JP S6235272U JP 12797685 U JP12797685 U JP 12797685U JP 12797685 U JP12797685 U JP 12797685U JP S6235272 U JPS6235272 U JP S6235272U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory cells
- signal
- display
- television
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
第１図はこの考案の一実施例を示すブロツク線
図、第２図は従来のレーダ信号表示装置を示すブ
ロツク線図、第３図は座標変換回路による座標変
換例を示す図である。 図において、２はＡ／Ｄ変換回路、３は表示メ
モリ回路、７は座標変換回路、８はテレビタイミ
ング作成回路、１１はラスタ読出し回路、１３は
ラスタ形表示器、１４はタイミング回路、１５は
書き込み回路、１６は減衰回路である。図中同一
符号は同一或は相当部分を示す。
図、第２図は従来のレーダ信号表示装置を示すブ
ロツク線図、第３図は座標変換回路による座標変
換例を示す図である。 図において、２はＡ／Ｄ変換回路、３は表示メ
モリ回路、７は座標変換回路、８はテレビタイミ
ング作成回路、１１はラスタ読出し回路、１３は
ラスタ形表示器、１４はタイミング回路、１５は
書き込み回路、１６は減衰回路である。図中同一
符号は同一或は相当部分を示す。
補正 昭６０．１２．６
実用新案登録請求の範囲を次のように補正する
。
。
【実用新案登録請求の範囲】
直交座標で配設された複数のメモリセルで構成
され、これらメモリセルにデジタル情報を記憶す
る表示メモリ回路、方位信号と送信トリガ信号で
示される極座標を直交座標に変換する座標変換回
路、デジタル化された入力レーダビデオ信号を、
上記表示メモリ回路の、上記座標変換回路にて指
示される座標のメモリセルに順次記憶させる書込
み回路、テレビタイミング作成回路、このテレビ
タイミング作成回路からのテレビ同期信号に同期
して上記表示メモリ回路からそれに記憶された表
示内容を順次取出すラスタ読出し回路及び上記送
信トリガ信号に同期し、上記各回路の制御タイミ
ングをきめるタイミング回路を備えたレーダ信号
表示装置において、所定周期毎に、上記表示メモ
リ回路内の全てのメモリセルを、上記書込み回路
による書込みとは独立してアクセスし、その内容
を減衰させる減衰回路を設けたことを特徴とする
レーダ信号表示装置。
され、これらメモリセルにデジタル情報を記憶す
る表示メモリ回路、方位信号と送信トリガ信号で
示される極座標を直交座標に変換する座標変換回
路、デジタル化された入力レーダビデオ信号を、
上記表示メモリ回路の、上記座標変換回路にて指
示される座標のメモリセルに順次記憶させる書込
み回路、テレビタイミング作成回路、このテレビ
タイミング作成回路からのテレビ同期信号に同期
して上記表示メモリ回路からそれに記憶された表
示内容を順次取出すラスタ読出し回路及び上記送
信トリガ信号に同期し、上記各回路の制御タイミ
ングをきめるタイミング回路を備えたレーダ信号
表示装置において、所定周期毎に、上記表示メモ
リ回路内の全てのメモリセルを、上記書込み回路
による書込みとは独立してアクセスし、その内容
を減衰させる減衰回路を設けたことを特徴とする
レーダ信号表示装置。
Claims (1)
- 直交座標で配設された複数のメモリセルで構成
され、これらメモリセルにデジタル情報を記憶す
る表示メモリ回路、方位信号と送信トリガ信号で
示される極座標を直交座標に変換する座標変換回
路、デジタル化された入力レーダビデオ信号を、
上記表示メモリ回路の、上記座標変換回路にて指
示される座標のルモリセルに順次記憶させる書込
み回路、テレビタイミング作成回路、このテレビ
タイミング作成回路からのテレビ同期信号に同期
して上記表示メモリ回路からそれに記憶された表
示内容を順次取出すラスタ読出し回路及び上記送
信トリガ信号に同期し、上記各回路の制御タイミ
ングをきめるタイミング回路を備えたレーダ信号
表示装置において、所定周期毎に、上記表示メモ
リ回路内の全てのメモリセルを、上記書込み回路
による書込みとは独立してアクセスし、その内容
を減衰させる減衰回路を設けたことを特徴とする
レーダ信号表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12797685U JPS6235272U (ja) | 1985-08-20 | 1985-08-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12797685U JPS6235272U (ja) | 1985-08-20 | 1985-08-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235272U true JPS6235272U (ja) | 1987-03-02 |
Family
ID=31023226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12797685U Pending JPS6235272U (ja) | 1985-08-20 | 1985-08-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235272U (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298684A (ja) * | 1988-10-05 | 1990-04-11 | Toshiba Corp | 航跡表示回路 |
| JPH05134029A (ja) * | 1991-11-13 | 1993-05-28 | Mitsubishi Electric Corp | ビデオ表示装置 |
| WO2000011492A1 (fr) * | 1998-08-21 | 2000-03-02 | Furuno Electric Co., Ltd. | Dispositif radar, dispositif similaire et procede d'ecriture de donnees reçues |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57171276A (en) * | 1981-04-15 | 1982-10-21 | Hazeltine Corp | Digital scan converter with random dumping mechanism |
| JPS60105981A (ja) * | 1983-11-14 | 1985-06-11 | Toshiba Corp | レ−ダ情報デジタル処理装置 |
-
1985
- 1985-08-20 JP JP12797685U patent/JPS6235272U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57171276A (en) * | 1981-04-15 | 1982-10-21 | Hazeltine Corp | Digital scan converter with random dumping mechanism |
| JPS60105981A (ja) * | 1983-11-14 | 1985-06-11 | Toshiba Corp | レ−ダ情報デジタル処理装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298684A (ja) * | 1988-10-05 | 1990-04-11 | Toshiba Corp | 航跡表示回路 |
| JPH05134029A (ja) * | 1991-11-13 | 1993-05-28 | Mitsubishi Electric Corp | ビデオ表示装置 |
| WO2000011492A1 (fr) * | 1998-08-21 | 2000-03-02 | Furuno Electric Co., Ltd. | Dispositif radar, dispositif similaire et procede d'ecriture de donnees reçues |
| GB2358537A (en) * | 1998-08-21 | 2001-07-25 | Furuno Electric Co | Radar device similar device and received data write method |
| GB2358537B (en) * | 1998-08-21 | 2003-09-17 | Furuno Electric Co | Radar, sonar and other data processing apparatus, and a method of processing data received therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6235272U (ja) | ||
| JPH0129634Y2 (ja) | ||
| JPH01164562U (ja) | ||
| JPS62156990U (ja) | ||
| JPS60131060U (ja) | 画像処理装置 | |
| JPS596203U (ja) | 中間値のアナログ信号選択回路 | |
| JPS60164244U (ja) | アナログ入力装置 | |
| JPS5825988B2 (ja) | 座標変換器 | |
| JPS59108938U (ja) | デ−タ収集回路 | |
| JPS6324602U (ja) | ||
| JPH03107830U (ja) | ||
| JPS63103151U (ja) | ||
| JPS6068757U (ja) | テレビ受像機 | |
| JPS61154563U (ja) | ||
| JPS6348246U (ja) | ||
| JPS60184141U (ja) | 映像表示装置 | |
| JPS60166055U (ja) | 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置 | |
| JPS62125066U (ja) | ||
| JPS63194393U (ja) | ||
| JPH0430482U (ja) | ||
| JPS60169983U (ja) | 画面記憶装置 | |
| JPS62114380U (ja) | ||
| JPS6043081U (ja) | 同期信号補償回路 | |
| JPS6170U (ja) | 信号選択回路 | |
| JPS61168444U (ja) |