JPH0294706A - パルス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パルス回路、特にアクティブ・ローおよびア
クティブ・ハイの二種類の出力を必要とするパルス回路
に関する。

〔従来の技術〕

テレビジョン受像機、ビデオテープレコーダ、オーディ
オ機器、エアコン等の赤外線リモートコントロール装置
の受信機側に使用される前置増幅器（以下、リモコンプ
リアンプという〉の出力回路には、後段に接続されるデ
コーダ用マイクロコンピュータに応じて、アクティブ・
ロー出力と、アクティブ・ハイ出力との二種類がある。

以下、第４図を用いて、従来例を詳細に説明すは、定電
流源９３を介して接地されている。トランジスタ４８の
ベースは入力端子９６に、コレクタはトランジスタ５０
および５１から構成されるカレントミラー回路１１０の
入力にそれぞれ接続されている。トランジスタ４つのベ
ースは定電流源８８を介して接地され、コレクタはトラ
ンジスタ５２および５３から構成されるカレントミラー
回路１２０の入力に接続されている。カレントミラー回
路１１０の出力は、抵抗器８２を介して接地されるとと
もに、トランジスタ５４のベースに接地されている。カ
レントミラー回路１２０の出力は、抵抗器８３を介して
接地されるとともに、トランジスタ５５のベースに接続
されている。トランジスタ５４のエミッタは接地され、
コレクタはアクティブ・ロー出力端子１０２に接続され
ている。トランジスタ５５のエミッタは接地され、コレ
クタはアクティブ・ハイ出力端子１０３に接続されてい
る。アクティブ・ロー出力端子１０２およびアクティブ
・ハイ出力端子１０３には、それぞれフルアップ抵抗器
が接続される。

入力端子９６には、赤外線リモートコントロール装置の
送信機側から送られてきたバースト波信号が検波された
パルス列の信号が入力される。入力端子９６がローの期
間はトランジスタ４つ、カレントミラー回路１２０およ
びトランジスタ５５がオンとなり、ハイの期間はトラン
ジスタ４９、カレントミラー回路１１０およびトランジ
スタ５４がオンとなるので、端子１０２および１０３か
らそれぞれアクティブ・ロー出力およびアクティブ・ハ
イ出力が得られる。

〔発明が解決しようとする課題〕

上述した従来のパルス回路は、アクティブ・ロー出力端
子およびアクティブ・ハイ出力端子としてそれぞれ一端
子必要とし合計二端子となっているので、ＩＣ化した場
合、端子数の削減すなわち小型化、信頼性の向上、コス
トダウンに際し、大きな問題となっていた。また、アク
ティブ・ロー出力とアクティブ・ハイ出力の二種類をＩ
Ｃ化した場合は、品種系列の増加に伴なう管理工数の増
加、少量多品種生産によるコストアップという問題があ
った。

〔課題を解決するための手段〕

本発明によれば、入力端子および出力端子と；第一およ
び第二のカレントミラー回路と；コレクタが第一のカレ
ントミラー回路の入力に接続され、ベースが入力端子に
接続され、エミッタが定電流源を介して接地された第一
のトランジスタと；コレクタが第二のカレントミラー回
路の入力に接続され、ベースが入力端子および第一のト
ランジスタのベースに接地され、エミッタが定電流源を
介して接地された第二のトランジスタと；第一および第
二のトランジスタと差動対を形成する第三のトランジス
タと；第二のカレントミラー回路の出力を制御信号とし
て、第一のカレントミラー回路のオン・オフを行なう第
一のスイッチと；出力端子の信号に応じて、第一のカレ
ントミラー回路のオン・オフを行なう第二のスイッチと
；第一のカレントミラー回路の出力によって、第二のス
イッチの制御を行なう第三のスイッチと；第一’）９− のカレトミラー回路の出力によって、第二のカレントミ
ラー回路のオン・オフを行なう第四のスイッチと；出力
端子の信号に応じて、第二のカレントミラー回路のオン
・オフを行なう第五のスイッチと；第二のカレントミラ
ー回路の出力によって、第五のスイッチの制御を行なう
第六のスイッチと；第二のカレントミラー回路の出力に
よってドライブされ、コレクタが出力端子に接続された
第四のトランジスタと；第一のカレントミラー回路の出
力によってドライブされ、コレクタが第四のトランジス
タのコレクタおよび出力端子に接続された第五のトラン
ジスタとを具備するパルス回路が得られる。

〔実施例〕

次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。

第１図を参照、すると、本発明の一実施例において、ト
ランジスタ１．２および３のエミッタは定電流源８つを
介して接地されている。トランジスタ１のコレクタはト
ランジスタ４および５から構成される第一のカレントミ
ラー回路の入力に、ベースは入力端子９４に接続されて
いる。トランジスタ２のコレクタはトランジスタ６およ
び７から構成される第二のカレントミラー回路の入力に
、ベースは入力端子９４に接続されている。トランジス
タ３のコレクタは電源電圧供給端子９７に接続され、ベ
ースは定電流源８４を介して接地されている。トランジ
スタ８および９はそれぞれ第一のカレントミラー回路に
対する第一および第二のスイッチを形成し、トランジス
タ１０は第二のスイッチに対する第三のスイッチを形成
する。トランジスタ１１および１２はそれぞれ第二のカ
レントミラー回路に対する第四および第五のスイッチを
形成し、トランジスタ１３は第五のスイッチに対する第
六のスイッチを形成する。第一のカレントミラー回路の
出力は、抵抗器５７を介して接地されると共に、トラン
ジスタ１４および２１の共通ベースに接続されている。

第二のカレントミラー回路の出力は、トラジスタ１５お
よび１６がら構成される第三のカレントミラー回路の入
力に接続されている。トランジスタ１７および１８の共
通エミッタは、定電流源９０を介して接地されている。

トランジスタ１７のベースは定電流源８５を介して接地
され、コレクタは抵抗器５８を介して電源電圧供給端子
９７に接続されると共に、トランジスタ９のベースとト
ランジスタ１０のコレクタとの共通接続点に接続されて
いる。トランジスタ１８のコレクタは抵抗器５９を介し
て電源電圧供給端子９７に接続されると共に、トランジ
スタ１２のベースとトランジスタ１３のコレクタとの共
通接続点に接続されテイル。トランジスタ１つと抵抗器
６０から構成されるエミッタホロワ回路の出力は、トラ
ンジスタ１８のベースに、入力は出力端子１００に接続
されると共に、トランジスタ２０および２１の共通コレ
クタに接続されている。トランジスタ１４のエミッタは
接地され、コレクタは抵抗器５６を介してトランジスタ
１０および１１の共通ベースに接続されている。第三の
カレントミラー回路の出力は、抵抗器６１を介して電源
電圧供給端子９７に接続されると共に、トランジスタ８
．１３および２０の共通ベースに接続されている。

入力端子９４に入力された信号は、トランジスタ１、第
一のカレトミラー回路、抵抗器５７、トランジスタ２１
からなる第一の信号経路、またはトランジスタ２、第二
のカレントミラー回路、第五のカレントミラー回路、抵
抗器６１、トランジスタ２０からなる第二の信号経路を
通って端子１００から出力される。

トランジスタ８．９および１０から構成される第一、第
二および第三のスイッチにより、第一のカレントミラー
回路のオン・オフ、すなわち第一の信号経路のオン・オ
フを行なう。トランジスタ１１．１２および１３から形
成される第四、第五および第六のスイッチにより、第二
のカレントミラー回路のオン・オフ、すなわち第二の信
号経路のオン・オフを行なう。

入力端子９４、第一〜第六のスイッチ、第一のカレント
ミラー回路、第二のカレトミラー回路、出力端子１００
の状態を出力端子１００にフルアツブ抵抗器、プルダウ
ン抵抗器を接続した場合について示すと第３図のように
なる。

したがって、プルアップ抵抗器接続時には、アクティブ
・ロー出力が得られ、プルダウン抵抗器接続時にはアク
ティブ・ハイ出力が得られる。

第２図は本発明の第二の実施例のブロック図である。同
一機能を有する構成要素は第１図と同一番号を付す。第
一の実施例における第一〜第六のスイッチ、第一および
第二のカレントミラー回路に対応する個所には同一番号
を付しであるので、動作状態は第１表がそのまま適用で
き、第一の実施例と同様な効果が得られる。

第二の実施例が第一の実施例と異なる点は、第一の実施
例が第一および第二のカレントミラー回路のオン・オフ
を共通のベースで行なっているのに対し、第二の実施例
ではカレトミラー回路の出力側のエミッタで行なってい
る点である。

〔発明の効果〕

以上説明したように、本発明によれば、出力端子にプル
アップ抵抗器を接続することにより、アクティブ・ロー
出力が得られ、プルダウン抵抗器を接続することにより
、アクティブ・ハイ出力が得られ、合計二通りの出力が
一端子で得られるので、ＩＣ化の際に端子数を削減でき
、小型化、信頼性の向上、原価低減を図れる効果がある
。

また、従来アクティブ・ロー出力とアクティブ・ハイ出
力を二品種としてＩＣ化していた場合には、これらを−
品種に統合することができ、ＩＣ製品の管理工程の低減
、量産効果による原価低減を図れる効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例のブロック図、第２図は
本発明の第二の実施例のブロック図、第３図は本発明の
動作状態を示す図、第４図は従来例の回路図である。 １〜５５：トランジスタ、 ５６〜８３：抵抗器、 ８４．８５．８８：定電圧源、 ８９．９０．９３：定電流源、 ９４．９６：入力端子、 ９７．９９：電源電圧供給端子、 １００ニアクチイブ・ロー、アクティブ・ハイ共用出力
端子、 １０２ニアクチイブ・ロー出力端子、 １０３ニアクチイブ・ハイ出力端子、 １０４．１０６二基準電圧供給端子、 １１０．１２０：カレントミラー回路。

Claims (1)

1. 【特許請求の範囲】 入力端子および出力端子と； 第一および第二のカレントミラー回路と； コレクタが前記第一のカレントミラー回路の入力に接続
   され、ベースが前記入力端子に接続され、エミッタが定
   電流源を介して接地された第一のトランジスタと； コレクタが前記第二のカレントミラー回路の入力に接続
   され、ベースが前記入力端子および前記第一のトランジ
   スタのベースに接地され、エミッタが前記定電流源を介
   して接地された第二のトランジスタと； 前記第一および第二のトランジスタと差動対を形成する
   第三のトランジスタと； 前記第二のカレントミラー回路の出力を制御信号として
   、前記第一のカレントミラー回路のオン・オフを行なう
   第一のスイッチと； 前記出力端子の信号に応じて、前記第一のカレントミラ
   ー回路のオン・オフを行なう第二のスイッチと； 前記第一のカレントミラー回路の出力によって、前記第
   二のスイッチの制御を行なう第三のスイッチと； 前記第一のカレトミラー回路の出力によつて、前記第二
   のカレントミラー回路のオン・オフを行なう第四のスイ
   ッチと； 前記出力端子の信号に応じて、前記第二のカレントミラ
   ー回路のオン・オフを行なう第五のスイッチと； 前記第二のカレントミラー回路の出力によって、前記第
   五のスイッチの制御を行なう第六のスイッチと； 前記第二のカレントミラー回路の出力によってドライブ
   され、コレクタが前記出力端子に接続された第四のトラ
   ンジスタと； 前記第一のカレントミラー回路の出力によってドライブ
   され、コレクタが前記第四のトランジスタのコレクタお
   よび前記出力端子に接続された第五のトランジスタとを 具備することを特徴とするパルス回路。