JPH029453B2 - - Google Patents

Info

Publication number
JPH029453B2
JPH029453B2 JP54069090A JP6909079A JPH029453B2 JP H029453 B2 JPH029453 B2 JP H029453B2 JP 54069090 A JP54069090 A JP 54069090A JP 6909079 A JP6909079 A JP 6909079A JP H029453 B2 JPH029453 B2 JP H029453B2
Authority
JP
Japan
Prior art keywords
thin film
conductor
circuit
metal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP54069090A
Other languages
English (en)
Other versions
JPS55160452A (en
Inventor
Takaharu Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6909079A priority Critical patent/JPS55160452A/ja
Publication of JPS55160452A publication Critical patent/JPS55160452A/ja
Publication of JPH029453B2 publication Critical patent/JPH029453B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 本発明は特に導体が卑金属から成る薄膜回路基
板を備えた薄膜集積回路に関するものである。
絶縁性基板例えばアルミナ基板上に薄膜回路を
形成する場合、抵抗体金属として窒化タンタルを
導体金属薄膜としてアルミニウム、銅、金、等を
それぞれ使用して順次堆積する。次に化学または
物理蝕刻により非回路部分を除去する、続いて前
記薄膜回路基板上にトランジスタ、ダイオード、
コンデンサ等の外付部品を取付固定して薄膜集積
回路を完成する。
しかし導体薄膜としてアルミニウム、銅、等を
使用した場合は導体薄膜の表面が腐食されやすく
加熱すると酸化されやすい。このような導体薄膜
を使用した薄膜基板を使用した薄膜基板を加熱し
てペレツトマウントやワイヤーボンデングをすれ
ば、導体薄膜の表面が酸化され、ペレツトやボン
デングワイヤが導体薄膜と付かなかつたり、たと
え付いても密着性が悪く、剥れやすいためにペレ
ツトマウントやワイヤボンデングを要する薄膜集
積回路基板の導体薄膜としては上述のような酸化
されやすいアルミニウムや銅などを用いず、腐食
されずボンデイング性のよい金の如き貴金属が用
いられるのが一般的であつた。
導体薄膜として金のような貴金属を用いたとき
貴金属の厚さはペレツトのマウント性、ボンデイ
ング性のみからではなく回路特性からも決められ
なければならず時として非常に厚く付けることも
要請され、そのため貴金属を用いた薄膜集積回路
は必然的に高価になるという欠点があつた。
導体薄膜回路に用いた貴金属の量を減すため導
体薄膜をアルミニウム、銅等を使用し、その上に
酸化を防止し、マウント、ボンデイング性を良好
にする目的で薄く金等の貴金属を被着するといつ
た導体層を多層にする場合がある。
しかしこの場合も貴金属を導体回路全体に被着
しているためやはり、高価な薄膜集積回路となる
欠点があつた。
本発明は上述の欠点を除去するかまたは、軽減
するために改善された薄膜回路を提供するもので
ある。
即ち本発明の薄膜集積回路は、絶縁性基板上に
形成された抵抗体、導体等の薄膜回路において前
記導体が卑金属から成り、前記導体上の所望の領
域に貴金属が被着され、前記導体の残の領域には
絶縁被膜が被着された薄膜回路基板を備えている
ことを特徴とする。
以下にこの発明の詳細を実施例を挙げて具体的
に説明する。
第1図a,bは本発明の薄膜集積回路の実施例
でその正面図、断面図である。
アルミナ基板1上に抵抗体として窒化タンタル
薄膜2を、接着性金属としてクロム薄膜3を、導
体として卑金属、銅薄膜4を順次堆積し非回路部
分を除去してアルミナ基板1上に薄膜回路パター
ンを形成する。つづいて薄膜回路パターン上に絶
縁被膜としてガラス膜6を堆積し、リード端子接
続用導体電極または外付部品を搭載したり、接続
する電極となる導体領域上のガラス膜6の領域に
窓を設け次に窓の部分に酸化されにくく、ペレツ
トマウント性、ボンデイング性の良い貴金属とし
て金属膜5を付着する。この金属膜5上に外付部
品としてトランジスタ等の半導体チツプ7をマウ
ント、ボンデイングし、その他の電気部品および
リード端子を接続して薄膜集積回路を完成する。
本実施例によれば卑金属導体薄膜、銅4および
抵抗体薄膜2は、ガラス被膜6および金属膜5に
よりおおわれているので薄膜回路パターンの導体
部腐食や薄膜回路基板加熱による酸化がほとんど
なくなり、したがつて作業時の酸化防止の工夫も
ある程度緩和でき、また金の使用量も導体回路の
一部にしか使用しないので少なくて済み、コスト
的にも安価で信頼度もよい薄膜集積回路を得るこ
とができその効果も著しい。
本実施例では卑金属導体を覆い、保護している
絶縁被膜としてガラスを用いているがポリイミド
の如き有機絶縁体被膜であつてもその他のいかな
る絶縁被膜であつても良く、また卑金属、貴金属
導体としては、それぞれ銅、金以外の他の材料で
あつても本発明の主旨は変らない。
【図面の簡単な説明】
第1図a,bは、本発明の薄膜回路基板を用い
た薄膜回路の正面図、断面図である。 1……絶縁性アルミナ基板、2……抵抗体薄膜
(窒化タンタル薄膜)、3……接着性金属薄膜(ク
ロム薄膜)、4……卑金属導体薄膜(銅薄膜)、5
……酸化防止用貴金属導体薄膜(金薄膜)、6…
…酸化防止用絶縁膜(ガラス薄膜)、7……半導
体チツプ。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁性基板上に形成された抵抗体、導体等の
    薄膜回路を備えた混成集積回路において、前記導
    体が卑金属から成り、前記導体上の接続領域に貴
    金属が被着され、前記導体上の残の領域には絶縁
    被膜が被着された薄膜回路基板を備えていること
    を特徴とする混成集積回路。
JP6909079A 1979-06-01 1979-06-01 Hybrid integrated circuit Granted JPS55160452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6909079A JPS55160452A (en) 1979-06-01 1979-06-01 Hybrid integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6909079A JPS55160452A (en) 1979-06-01 1979-06-01 Hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPS55160452A JPS55160452A (en) 1980-12-13
JPH029453B2 true JPH029453B2 (ja) 1990-03-02

Family

ID=13392540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6909079A Granted JPS55160452A (en) 1979-06-01 1979-06-01 Hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JPS55160452A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685419B2 (ja) * 1985-08-08 1994-10-26 日本電気株式会社 混成集積回路の定電流源回路
US20060180344A1 (en) 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4814766U (ja) * 1971-07-02 1973-02-19

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455268U (ja) * 1977-09-27 1979-04-17

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4814766U (ja) * 1971-07-02 1973-02-19

Also Published As

Publication number Publication date
JPS55160452A (en) 1980-12-13

Similar Documents

Publication Publication Date Title
KR101126767B1 (ko) 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판
US5119272A (en) Circuit board and method of producing circuit board
JPH06173081A (ja) 電子部品
JPH029453B2 (ja)
US4022641A (en) Method for making beam leads for ceramic substrates
JPS5819385B2 (ja) ロウヅケホウホウ
JPH0159755B2 (ja)
JPS5917810B2 (ja) 回路基板の製造方法
JP2593646B2 (ja) 電子部品
JPH0442550A (ja) 電子部品の実装方法
JP3071438B2 (ja) 混成集積回路
JP2865054B2 (ja) 回路基板装置及びその製造方法
JPH0714938A (ja) 混成集積回路装置
JPS61220447A (ja) 半導体パツケ−ジ
JPH05166961A (ja) 半導体装置及びその実装方法
JPH0442592A (ja) 金属コア回路基板
JPH0480539B2 (ja)
JPH0143872Y2 (ja)
JPH0225251Y2 (ja)
JPH06151494A (ja) 混成集積回路のワイヤーボンディング方法及びそれに使用するワイヤーボンディング用チップ状体
JPH07170050A (ja) 半導体装置
JP2001203440A (ja) 配線基板
JPH06252550A (ja) プリント配線板の製造方法
JPS59182547A (ja) 半導体装置
JPH05235223A (ja) 半導体装置