JPH0293964A - Test system for data processor - Google Patents

Test system for data processor

Info

Publication number
JPH0293964A
JPH0293964A JP63246969A JP24696988A JPH0293964A JP H0293964 A JPH0293964 A JP H0293964A JP 63246969 A JP63246969 A JP 63246969A JP 24696988 A JP24696988 A JP 24696988A JP H0293964 A JPH0293964 A JP H0293964A
Authority
JP
Japan
Prior art keywords
input
output
test
timing
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63246969A
Other languages
Japanese (ja)
Other versions
JPH0583937B2 (en
Inventor
Hiroshi Kadota
門田 博志
Hideo Isoda
磯田 秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63246969A priority Critical patent/JPH0293964A/en
Publication of JPH0293964A publication Critical patent/JPH0293964A/en
Publication of JPH0583937B2 publication Critical patent/JPH0583937B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To shorten the execution time of the whole test by directly setting up and optional I/O operation state in a hardware just prior to the execution of a test and executing the test in accordance with the set I/O operation state. CONSTITUTION:An I/O operation state S1 and an I/O starting timing P1 for a test are obtained by setting up necessary information in hardware control information 204. Namely, these test conditions are directly formed without executing any I/O start and timing adjustment. Thereby, it is unnecessary to execute I/O start for setting up the I/O operation state and the adjustment of I/O start timing P1 by test program processing as usually and the test conditions can be set up without executing the I/O start. Thus, an I/O operation test based upon complex I/O operation state and timing can be rapidly and easily executed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置のテスト方式に関し、特にテ
ストを効率的に行うのに好適なテスト方式%式% 〔従来の技術〕 一般にはプログラムを開発した場合、そのデバッグ手法
が問題となるが、入出力動作を伴なう場合にはハードウ
ェアに依存しないで、つまりハードウェアの実現を待た
ずにデバッグするための手法として、擬似入出力装置(
一般的にはI10シミュレータと称される)による方法
が確立されてきている。このための技術としては特開昭
61−239335号公報に記載されている例にもある
ように、データ処理装置からの入出力起動要求に対する
動作について、かなり実際の入出力動作に近い状態まで
擬似できるようになってきているが、これらの擬似入出
力装置はデータ処理装置から入出力起動が実行された時
、この入出力起動に対する動作のみを擬似することを目
的としている。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a test method for data processing equipment, and in particular, a test method suitable for efficiently conducting tests. When a software is developed, the debugging method becomes a problem, but when input/output operations are involved, pseudo input/output is a method for debugging without depending on the hardware, that is, without waiting for the hardware to be realized. Device(
A method using the I10 simulator (commonly referred to as the I10 simulator) has been established. As an example of this technology, as described in Japanese Patent Application Laid-Open No. 61-239335, the operation in response to an input/output activation request from a data processing device is simulated to a state that is quite close to the actual input/output operation. However, the purpose of these pseudo input/output devices is to simulate only the operation in response to an input/output activation when the data processing device executes the input/output activation.

しかし、一般的なデータ処理装置、入出力装置から構成
されるシステムにおける入出力動作のテストでは、テス
トのための入出力起動よりもこれに先立つ、テストのた
めの条件としての入出力動作状態の設定およびテストの
ための入出力起動のタイミング設定が重要な要素となる
。擬似入出力装置は実際の入出力動作を擬似することを
目的としているが、テストのための重要な要素である入
出力動作状態の設定およびテストのための入出力起動タ
イミングを調整するという機能がない、従って、テスト
条件を作り出すための入出力起動は。
However, in testing the input/output operation of a system consisting of general data processing equipment and input/output devices, the input/output operation status is determined as a condition for the test prior to starting the input/output for testing. Setting the timing of input/output activation for configuration and testing is an important element. The purpose of pseudo input/output devices is to simulate actual input/output operations, but they also have the function of setting the input/output operation status, which is an important element for testing, and adjusting the input/output startup timing for testing. There is no, therefore, no input/output activation to create the test conditions.

テストのためのそれとは分離独立した形態で実行しなけ
ればならない。また、テストのための入出力動作状態設
定のための入出力起動タイミングは、中央処理装置にお
いて内部処理により調整することが必要であるが、これ
らはデータ処理装置、入出力装置等システムを構成する
装置の物理特性による影響を受は易く、テストのための
条件としての入出力動作状態、入出力起動タイミングが
複雑になればなる程これらの設定、調整が困難になると
いう問題が発生する。さらに、同時にテスト全体の所要
時間に対して、テストのための条件としての入出力動作
状態の設定、入出力起動タイミング調整のための時間が
大きなウェイトを占め、このためにテスト全体の実行時
間が長くなるという問題があった。
It must be run in a separate and independent form from that for testing. In addition, the input/output activation timing for setting the input/output operating state for testing needs to be adjusted by internal processing in the central processing unit, but these are the data processing equipment, input/output equipment, etc. that make up the system. It is easily affected by the physical characteristics of the device, and the more complex the input/output operating state and input/output activation timing as conditions for testing, the more difficult it becomes to set and adjust them. Furthermore, at the same time, the time required to set the input/output operating conditions as test conditions and adjust the input/output start timing takes a large part of the time required for the entire test. The problem was that it was too long.

従来のテスト方式を第4図、第5図を用いて説明するが
、試験システムの全体構成および全体動作例を第2図に
より説明する。
A conventional test method will be explained using FIGS. 4 and 5, and an example of the overall configuration and overall operation of the test system will be explained using FIG. 2.

第2図で示した試験システムはデータ処理装置100、
入出力装置110から構成され、データ処理装置100
は中央処理装置1o1.記憶装置104、入出力動作の
ためのハードウェア制御情報(以下、ハードウェア制御
情報と省略する)105、入出力処理装置109により
構成される。ハードウェア制御情報105は命令制御デ
ータ106、入出力動作状態制御データ1o7.動作結
果報告制御データ108から構成され、これらは図に示
すようなさらに詳細なデータから構成されている。
The test system shown in FIG. 2 includes a data processing device 100,
Consisting of an input/output device 110, a data processing device 100
is the central processing unit 1o1. It is composed of a storage device 104, hardware control information for input/output operations (hereinafter abbreviated as hardware control information) 105, and an input/output processing device 109. The hardware control information 105 includes command control data 106, input/output operation state control data 1o7. It consists of operation result report control data 108, which consists of more detailed data as shown in the figure.

次に、第2図の試験システムにおける人出カ動作乞説明
する。
Next, the operation of the test system shown in FIG. 2 will be explained.

テストプログラム102は中央処理袋[101で実行さ
れ、中央処理袋[101の一構成要素である入出力制御
論理103から、入出力動作のためのハードウェア制御
情報105に入出力動作のために必要な情報として人出
カ装置アドレス、命令コードが設定される。ハードウェ
ア制御情報105に設定された入出力動作に必要な情報
として装置アドレス106A、命令コード106Bが入
出力処理装置109によって取出されることによ。
The test program 102 is executed in the central processing bag [101], and from the input/output control logic 103, which is a component of the central processing bag [101], the hardware control information 105 for the input/output operation necessary for the input/output operation The address of the turnout device and the command code are set as the relevant information. The device address 106A and instruction code 106B are extracted by the input/output processing device 109 as information necessary for input/output operations set in the hardware control information 105.

って入出力動作が開始され、入出力動作のために必要な
データとして実行コマンドアドレスが記憶装置104か
ら読出され、実行コマンドアドレス106Cに格納され
る。以降はこれらの情報をもとに入出力動作が実行され
る。
The input/output operation is started, and the execution command address is read from the storage device 104 as data necessary for the input/output operation and stored in the execution command address 106C. Thereafter, input/output operations are performed based on this information.

入出力動作の開始に伴って、入出力動作状態は入出力動
作状態制御データ107として、入出力処理装置の動作
状態を示す入出力処理装置動作状態制御データ107A
、入出力装置の動作状態を示す入出力装置動作状態制御
データ107Bが格納、更新される。入出力動作の終了
は動作結果報告制御データ108によって入出力処理装
置109から中央処理装置1tlo1に報告される。動
作結果報告制御データ108は割込みコード108A。
With the start of the input/output operation, the input/output operation status is changed to input/output operation status control data 107, which indicates the input/output processing unit operation status control data 107A.
, input/output device operating state control data 107B indicating the operating state of the input/output device is stored and updated. The completion of the input/output operation is reported from the input/output processing unit 109 to the central processing unit 1tlo1 using operation result report control data 108. The operation result report control data 108 is an interrupt code 108A.

割込み要因表示データ108B、割込み要求データ10
8C,報告データ108Dから構成されている。
Interrupt cause display data 108B, interrupt request data 10
8C and report data 108D.

第4図は、第2図における試験システム構成での従来の
試験システムの詳細動作例を示す図である。
FIG. 4 is a diagram showing a detailed operational example of the conventional test system having the test system configuration shown in FIG. 2.

試験システムはテストプログラム処理401゜ハードウ
ェア制御情報404.入出力処理装置405、入出力装
置409により構成され、テストプログラム処理401
からの入出力起動により起動のための情報がハードウェ
ア制御情報404を経由して入出力処理装置405に伝
搬され、入出力処理装置405の制御により入出力装置
409を動作させるようになっている。
The test system includes test program processing 401, hardware control information 404. Consists of an input/output processing device 405 and an input/output device 409, which performs test program processing 401
Information for activation is propagated to the input/output processing device 405 via the hardware control information 404 by input/output activation from the input/output processing device 405, and the input/output device 409 is operated under the control of the input/output processing device 405. .

従来では、テストプログラム処理401を入出力動作状
態設定処理402とテスト実行処理403から構成し、
テストのための入出力起動403Aの実行条件としての
入出力動作状態を処理402Aによって設定し、入出力
起動タイミングを処理402Bにより調整している。
Conventionally, test program processing 401 is composed of input/output operation state setting processing 402 and test execution processing 403,
The input/output operation state as an execution condition for the input/output activation 403A for testing is set by the process 402A, and the input/output activation timing is adjusted by the process 402B.

第5図は、第4図における入出力動作状態の設定および
タイミング調整を、時間経過を基準に示したものである
FIG. 5 shows the input/output operation state setting and timing adjustment in FIG. 4 based on the passage of time.

この従来の方式では、データ処理装置100゜入出力袋
[110等、第2図で示したシステムを構成する装置の
物理特性の影響を受は易く、これ。
This conventional method is easily influenced by the physical characteristics of the devices constituting the system shown in FIG. 2, such as the data processing device 100° input/output bag [110].

をすべで処理402Bで調整しなければならない。All must be adjusted in process 402B.

このため、テストのための条件としての入出力動作状態
、入出力起動タイミングが複雑になればなる程、これら
の調整が困難になるという問題が発生する。また、入出
力動作状態を設定するために処理402Aにより入出力
起動を実行することもあり、第5図の例でのテスト所要
時間T2に対して、テストのための条件設定としての入
出力動作状1rBS2、入出力起動タイミングP2の設
定のための時間し。2が大きなウェイトを占め、テスト
全体の実行時間が長くなってしまい、これは条件設定が
複雑になる程顕著になるという問題があった。
For this reason, a problem arises in that the more complex the input/output operating states and input/output activation timings as conditions for testing become, the more difficult it becomes to adjust them. In addition, in order to set the input/output operation state, the input/output activation may be executed by the process 402A, and the input/output operation as the condition setting for the test is performed for the test required time T2 in the example of FIG. Status 1rBS2, time for setting input/output start timing P2. 2 occupies a large weight, resulting in a long execution time for the entire test, and this problem becomes more pronounced as the condition settings become more complex.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、テストのための入出力起動を、実際の
入出力装置動作として擬似することだけを目的とする擬
似入出力装置に関するものであり、テスト実行のための
手段については実際の入出力装置を動作させる場合と、
何ら変わるものではなかった。このために、テスト条件
として必要な入出力動作状態設定のための入出力起動を
、テストのための入出力起動に先立って実行することが
必須であり、かつテストのための入出力起動タイミング
をテストプログラム処理として調整しなければならない
という問題があった。
The above conventional technology relates to a pseudo input/output device whose sole purpose is to simulate input/output activation for testing as actual input/output device operation, and the means for test execution is based on actual input/output operations. When operating the device,
Nothing changed. For this reason, it is essential to execute input/output activation to set the input/output operation state required as a test condition prior to input/output activation for testing, and to adjust the input/output activation timing for testing. There was a problem in that adjustments had to be made as part of the test program processing.

本発明の目的は、このような従来の問題を解決し、デー
タ処理装置および入出力装置の物理特性のテストへの影
響を排除し、テスト条件設定のための入出力起動を行う
ことなく入出力動作状態、入出力起動タイミングの設定
を最適な状態に設定可能とするとともに、テスト全体の
実行時間の短縮を可能とするデータ処理装置のテスト方
式を提供することにある。
The purpose of the present invention is to solve such conventional problems, eliminate the influence of physical characteristics of data processing devices and input/output devices on testing, and perform input/output without starting input/output for setting test conditions. It is an object of the present invention to provide a test method for a data processing device that allows setting the operating state and input/output start timing to an optimal state, and also enables shortening of the overall test execution time.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明のデータ処理装置のテ
スト方式は、データ処理装置における入出力動作をテス
トするテスト方式において、テスト直前に任意の入出力
動作状態をハードウェアに直接設定しておき、該設定さ
れた入出力動作状態に対してテストすることに特徴があ
る。
In order to achieve the above object, the data processing device testing method of the present invention is a test method for testing input/output operations in a data processing device, in which an arbitrary input/output operation state is directly set in the hardware immediately before the test. , is characterized in that it tests against the set input/output operating state.

〔作用〕[Effect]

本発明においては、テストのための入出力動作状態、入
出力起動タイミングは、ハードウェア制御情報に対して
必要な情報を設定することにより実現する。つまり、こ
れらのテスト条件を何ら入出力起動、タイミング調整を
行うことなく、直接作り出すことにより、従来のように
入出力動作状態設定を目的とする入出力起動および入出
力起動タイミングの調整を、テストプログラム処理にお
いて実行する必要がなく、またテスト条件を入出力起動
を行うことなく設定することが可能なことから、Nl雑
な入出力動作状態、タイミングによる入出力動作テスト
を短時間にかつ容易に実行することが可能となる。
In the present invention, the input/output operation state and input/output activation timing for testing are realized by setting necessary information to hardware control information. In other words, by directly creating these test conditions without performing any input/output activation or timing adjustment, it is possible to test input/output activation and adjustment of input/output activation timing for the purpose of setting the input/output operating state as in the past. Since it does not need to be executed during program processing and test conditions can be set without starting input/output, input/output operation tests based on complex input/output operation status and timing can be performed quickly and easily. It becomes possible to execute.

〔実施例〕〔Example〕

以下、本発明の一実施例を、図面により詳細に説明する
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

本実施例の全体構成、すなわち本発明の適用対象の試験
システムの全体構成は、従来技術の説明における第2図
と同様であるので、システム全体の動作説明等について
は第2図の説明を参照されたい。
The overall configuration of this embodiment, that is, the overall configuration of the test system to which the present invention is applied, is the same as that shown in FIG. 2 in the explanation of the prior art, so please refer to the explanation of FIG. 2 for an explanation of the operation of the entire system. I want to be

第1図は本発明の一実施例を示すデス1〜方式を説明す
るための図であり、第2図における試験システム上での
詳細動作例を示している。また、第3図は、第2図にお
ける入出力動作状態およびタイミングの設定を、時間経
過を基準に示したものである。なお、本実施例における
試験対象装置は一般的な入出力処理装置、入出力装置で
ある。
FIG. 1 is a diagram for explaining a method according to an embodiment of the present invention, and shows an example of detailed operation on the test system in FIG. 2. Further, FIG. 3 shows the input/output operation states and timing settings in FIG. 2 based on the passage of time. Note that the test target device in this embodiment is a general input/output processing device or input/output device.

第1図で示すように、試験システムはテストプログラム
処理200.ハードウェア制御情報204、入出力処理
装置205.入出力装置208により構成され、テスト
プログラム処理200の入出力状態設定処理202によ
り、ハードウェア制御情報204に入出力動作状態Sい
 タイミング調整 を設定するための情報を送出するこ
とにより、テストのための条件である入出力動作状態、
タイミングを直接作り出す。この入出力動作状態、タイ
ミングに対して、テスト実行処理203によりテストの
ための入出力起動を実行することにより。
As shown in FIG. 1, the test system includes test program processing 200. Hardware control information 204, input/output processing device 205. It is configured by an input/output device 208, and the input/output status setting process 202 of the test program process 200 sends information for setting the input/output operating status S (timing adjustment) to the hardware control information 204 for testing purposes. The input/output operating state, which is the condition of
Create timing directly. By executing the input/output activation for the test by the test execution processing 203 with respect to this input/output operation state and timing.

入出力処理装置205は直接作り出された入出力。The input/output processing unit 205 directly generates input/output.

動作状態S工、タイミングP、に対して入出力動作を実
行する。この入出力動作状tmSよ、タイミングP工は
ハードウェア制御情報にデータを直接設定することによ
って作り出されたものであるが、第2図で示したすべて
の情報は実際の入出力動作状態と同じ内容であり、何ら
変わることはない、入出力処理装置205は、テスト実
行処理203の処理203Aのテストのための入出力起
動を受けることにより入出力装置208を動作させるよ
うになっている。
Execute input/output operations for operating state S and timing P. This input/output operation status tmS, the timing P is created by directly setting data in the hardware control information, but all the information shown in Figure 2 is the same as the actual input/output operation status. The input/output processing device 205 operates the input/output device 208 by receiving the input/output activation for the test of the process 203A of the test execution process 203, which does not change in any way.

以下、本実施例の動作を、第2図の試験システムを参照
しながら説明する。
The operation of this embodiment will be explained below with reference to the test system shown in FIG.

テストプログラム処理200の処理202Aにより、入
出力動作状態、タイミングの設定データをハードウェア
制御情報204に設定する。−船釣な入出力起動の場合
は、実行コマンドアドレス106C,入出力処理装置動
作状態制御データ107A、入出力装置動作状態制御デ
ータ107Bは直接中央処理装置101から設定される
ことはないが、処理202Aではこれらの情報をインタ
フェース111を介して直接ハードウェア制御情報とし
て設定することにより、入出力処理装置109は入出力
起動を行うことなく、あたかも第3図に示す入出力動作
状態S工、タイミングP工に至る入出力動作を実行した
場合と等価な状態となる。
The process 202A of the test program process 200 sets the input/output operation status and timing setting data in the hardware control information 204. - In the case of casual input/output startup, the execution command address 106C, input/output processing device operating state control data 107A, and input/output device operating state control data 107B are not directly set by the central processing unit 101, but the processing In 202A, by directly setting this information as hardware control information via the interface 111, the input/output processing device 109 can operate as if it were in the input/output operation state and timing shown in FIG. The state is equivalent to when the input/output operation leading to P is executed.

このような入出力動作状態、タイミングに対してテスト
実行処理203においてテストのための入出力起動処理
203Aを実行することにより、第4図の入出力動作状
態設定処理402を実行した後の処理403Aを実行し
たと等価な状態となる。
By executing the input/output activation process 203A for testing in the test execution process 203 for such input/output operation status and timing, the process 403A after executing the input/output operation status setting process 402 in FIG. The state is equivalent to executing .

テスト実行処理については従来と同様であるが。The test execution process is the same as before.

処理202Aにより実際に入出力起動を行ったと等価な
結果を得ることができることから、第3図で示すテスト
条件設定時間t。□を、第5図で示したテスト条件設定
時間jCzに比較して短縮することが可能となる。この
効果は入出力動作状態、タイミングの設定が複雑になれ
ばなる程、大きくなり、1.工<t、、、Tユ’CT 
2の関係が成立する。また、入出力動作状態、タイミン
グ設定のためのデータを直接ハードウェア制御情報に設
定するこ・とから、第4図で示したタイミング調整処理
402Bが不要となり、試験システムを構成するデータ
処理装置、入出力装置の物理特性による影響を排除する
ことが可能となる。
Since it is possible to obtain a result equivalent to actually performing input/output activation by the process 202A, the test condition setting time t shown in FIG. □ can be shortened compared to the test condition setting time jCz shown in FIG. This effect becomes greater as the input/output operating conditions and timing settings become more complex.1.工<t、、、Tゆ'CT
The following relationship holds true. In addition, since the data for input/output operation status and timing settings are directly set in the hardware control information, the timing adjustment process 402B shown in FIG. 4 is unnecessary, and the data processing device constituting the test system It becomes possible to eliminate the influence of physical characteristics of input/output devices.

このように1本実施例1こおいては、任意の入出力動作
状態、タイミングをテストプログラム処理の入出力起動
、タイミング調整にたよることなく設定し、入出力動作
テストを行うことが可能となるため、従来からタイミン
グの微妙な違いにより問題となっていたテストの手順を
統一した方式により実現することができる。さらに入出
力動作状態、タイミング設定データによって、入出力処
理装置、入出力装置の動作状態を詳細に定義できるため
、あらゆる入出力動作状態、タイミングを作り出すこと
が可能である。
In this way, in the first embodiment, it is possible to set arbitrary input/output operation states and timings without relying on input/output activation and timing adjustment in test program processing, and to perform input/output operation tests. Therefore, the test procedure, which has traditionally been problematic due to subtle differences in timing, can be realized using a unified method. Furthermore, since the operating states of the input/output processing device and the input/output device can be defined in detail using the input/output operating state and timing setting data, it is possible to create any input/output operating state and timing.

なお1本実施例では、ハードウェア制御情報は、中央処
理装置と入出力処理装置の中間に位置するようになって
いるが、この情報は論理的な情報であり、中央処理装置
内あるいは入出力処理装置内に組込むことも可能である
。また、本実施例では、入出力処理に関して実施例とし
て示しであるが、この例に見られるようにハードウェア
論理動作を制御するための情報を有するデータ処理装置
であれば、入出力動作に限定するものではない。
Note that in this embodiment, the hardware control information is located between the central processing unit and the input/output processing unit, but this information is logical information, and is located between the central processing unit and the input/output processing unit. It is also possible to integrate it into a processing device. In addition, although this embodiment is shown as an example regarding input/output processing, if the data processing device has information for controlling hardware logic operations as seen in this example, it is limited to input/output operations. It's not something you do.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、データ処理装置
および入出力装置の物理特性のテストへの影響を排除し
、テスト条件設定のための入出力起動を行うことなく入
出力動作状態、入出力起動タイミングの設定を最適な状
態に設定可能となるので、テスト全体の実行時間の短縮
化を図れる。
As described above, according to the present invention, the influence of the physical characteristics of data processing devices and input/output devices on testing can be eliminated, and input/output operation status can be determined without starting input/output for setting test conditions. Since the output start timing can be set to an optimal state, the overall test execution time can be shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すデータ処理装置のテス
ト方式を説明するための図、第2図は本発明等の適用対
象とする試験システムの全体構成図、第3図は本発明の
実施例における入出力動作状態およびタイミングの設定
を時間経過を基準に示し、た図、第4図は従来のデータ
処理装置のテスト方式を説明するための図、第5図は従
来技術における入出力動作状態およびタイミングの設定
を・時間経過を基準に示した図である。 200:テストプログラム処理、201:入出力動作状
態タイミング設定データ、202:入出力動作状態設定
処理、203:テスト実行処理。 204ニハードウエア制御情報、205:入出力処理装
置、208:入出力装置。 特許出願人 株式会社 日立製作所
Fig. 1 is a diagram for explaining a test method for a data processing device showing an embodiment of the present invention, Fig. 2 is an overall configuration diagram of a test system to which the present invention is applied, and Fig. 3 is a diagram illustrating the test system according to the present invention. The input/output operation status and timing settings in this embodiment are shown based on the passage of time. FIG. 4 is a diagram for explaining a conventional data processing device test method, and FIG. FIG. 3 is a diagram showing the output operation state and timing settings based on the passage of time. 200: Test program processing, 201: Input/output operating state timing setting data, 202: Input/output operating state setting processing, 203: Test execution processing. 204 hardware control information, 205: input/output processing device, 208: input/output device. Patent applicant: Hitachi, Ltd.

Claims (1)

【特許請求の範囲】[Claims] 1、データ処理装置における入出力動作をテストするテ
スト方式において、テスト直前に任意の入出力動作状態
をハードウェアに直接設定しておき、該設定された入出
力動作状態に対してテストすることを特徴とするデータ
処理装置のテスト方式。
1. In a test method for testing the input/output operation of a data processing device, it is recommended to directly set an arbitrary input/output operation state on the hardware immediately before the test, and then test against the set input/output operation state. Characteristic testing method for data processing equipment.
JP63246969A 1988-09-30 1988-09-30 Test system for data processor Granted JPH0293964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63246969A JPH0293964A (en) 1988-09-30 1988-09-30 Test system for data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63246969A JPH0293964A (en) 1988-09-30 1988-09-30 Test system for data processor

Publications (2)

Publication Number Publication Date
JPH0293964A true JPH0293964A (en) 1990-04-04
JPH0583937B2 JPH0583937B2 (en) 1993-11-30

Family

ID=17156419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63246969A Granted JPH0293964A (en) 1988-09-30 1988-09-30 Test system for data processor

Country Status (1)

Country Link
JP (1) JPH0293964A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007020406A (en) * 2005-07-12 2007-02-01 Shimano Inc Ear tip rod

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692652A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Scan-in control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692652A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Scan-in control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007020406A (en) * 2005-07-12 2007-02-01 Shimano Inc Ear tip rod

Also Published As

Publication number Publication date
JPH0583937B2 (en) 1993-11-30

Similar Documents

Publication Publication Date Title
JPH0728670A (en) Information processor
US6341367B1 (en) Hardware realized state machine
JPH0293964A (en) Test system for data processor
JPH0157824B2 (en)
JPH0415834A (en) Test system for computer
JP2533489B2 (en) Simulation system
JPS60124746A (en) Data processing unit
JP2729122B2 (en) Information processing device
JP2653411B2 (en) How to set breakpoints
JP2746796B2 (en) Hardware system test I / O management system and I / O management method
JPS5935244A (en) Pseudo fault generator
JP2998299B2 (en) Processor control unit
JPH04369044A (en) Testing device for computer
JP2648029B2 (en) In-circuit emulator
JP3001526B1 (en) Interrupt processing circuit and interrupt debugging method
JPS63300330A (en) Debugging method for firmware
JPH05232191A (en) Ic tester
JPH02126339A (en) Method and device for testing input/output processing function
JPS61235955A (en) Program debugging system
JPH0675821A (en) Logical unit testing system
JPS59202546A (en) Debugging device
JPH03206530A (en) Processor containing interruption test function
JPH04333171A (en) Device for simulation
JPS59202548A (en) Debugging device
JPH09128431A (en) Type verifying system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees