JPS63300330A - Debugging method for firmware - Google Patents
Debugging method for firmwareInfo
- Publication number
- JPS63300330A JPS63300330A JP62135363A JP13536387A JPS63300330A JP S63300330 A JPS63300330 A JP S63300330A JP 62135363 A JP62135363 A JP 62135363A JP 13536387 A JP13536387 A JP 13536387A JP S63300330 A JPS63300330 A JP S63300330A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- main memory
- program
- value
- result value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 10
- 238000004088 simulation Methods 0.000 claims abstract description 18
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 230000000052 comparative effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はファームウェアのデバッグ方法に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a firmware debugging method.
従来、ファームウェアのデバッグは、そのファームウェ
アが搭載される装置の完成後、その装置のハードウェア
のデバッグと共に行なうのが一般的であった。Conventionally, debugging of firmware has generally been carried out together with debugging of the hardware of the device after the device in which the firmware is installed has been completed.
（発明が解決しようとする問題点〕
上述した従来のファームウェアのデバッグ方法では、装
置の完成後ハードウェアと同時にデバッグするため、フ
ァームウェア単独でデバッグできず、問題解析に多くの
労力を費やさざるを得なくなり、調整期間が長くなると
いう欠点があった。(Problems to be Solved by the Invention) In the conventional firmware debugging method described above, since the hardware is debugged at the same time after the device is completed, the firmware cannot be debugged alone, and a lot of effort must be spent on problem analysis. The drawback was that the adjustment period was long.
本発明はこのような従来の欠点を解決したもので、その
目的は、実際の装置の完成を待たずにファームウェア単
独のデバッグを可能とするデバッグ方法を提供すること
にある。The present invention solves these conventional drawbacks, and its purpose is to provide a debugging method that enables debugging of firmware alone without waiting for the completion of the actual device.
（問題点を解決するための手段〕
本発明のファームウェアのデバッグ方法は、上記目的を
達成するために、プロセッサ、メインメモリ、各種周辺
回路、制御回路およびファームウェアを格納するマイク
ロメモリをシミュレーションモデルとして擬似的にシミ
ュレータ上に記述し、前記擬似マイクロメモリに試験し
ようとするファームウェアを、前記擬似メインメモリに
は制御プログラムと正解値とをロードしておき、前記シ
ミュレーションモデルを動作させて得られるシミュレー
ションの結果値と前記正解値との比較により、前記試験
しようとするファームウェアのデバッグを行なう。(Means for Solving the Problems) In order to achieve the above object, the firmware debugging method of the present invention simulates a processor, a main memory, various peripheral circuits, a control circuit, and a micromemory that stores firmware as a simulation model. The firmware to be tested is written on the simulator, the control program and the correct value are loaded into the pseudo main memory, and the simulation results obtained by operating the simulation model. The firmware to be tested is debugged by comparing the value with the correct value.
ファームウェアを格納するマイクロメモリ自体もシミュ
レーションモデルとして擬イ以的にシミニレ−ジョン上
に記述し、その擬似的マイクロメモリに試験しようとす
るファームウェアをロードし、他方、擬似メインメモリ
には試験プログラム、比較判定プログラムを含む制御プ
ログラムと、上記試験プログラムによる正解値とをロー
ドしておき、シミュレーションモデルを動作させて得ら
れるシミュレーションの結果値を前記比較判定プログラ
ムにより前記正解値と比較することにより、ファームウ
ェアのバグの有無を知ることができ、ファームウェアの
デバッグが行なえる。The micromemory that stores the firmware itself is also described on the simulation model as a simulation model, and the firmware to be tested is loaded into the pseudo micromemory, while the test program and comparison are stored in the pseudo main memory. The control program including the judgment program and the correct value obtained by the test program are loaded, and the simulation result value obtained by operating the simulation model is compared with the correct value by the comparison judgment program. You can find out if there are any bugs and can debug the firmware.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第１図は、本発明に係るファームウェアのデバッグ方法
において、シミュレータ上に記述されたシミュレーショ
ンモデルの一例を示すブロック図であり、１はファーム
ウェア（マイクロプログラム）を実行するプロセッサ（
中央処理装置；ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓ
ｓｉｎｇ ｌ１ｎｉｔ））、２はファームウェアを格納
するマイクロメモリ （μＭ）、３は周辺装置およびバ
ス７等を管理する制御回路（ＣＴＬ）、４はメインメモ
リ （ＭＭ） 、５は入出力装置類（Ｉｌｏ） 、６は
その他シミュレーションに必要となる擬像周辺装置（擬
似的な周辺雑回路）、７はバスである。FIG. 1 is a block diagram showing an example of a simulation model written on a simulator in the firmware debugging method according to the present invention, in which 1 is a processor (1) that executes firmware (microprogram).
Central processing unit; CPU
2 is a micromemory (μM) that stores firmware, 3 is a control circuit (CTL) that manages peripheral devices and bus 7, etc., 4 is a main memory (MM), and 5 is an input/output device (Ilo ), 6 is a virtual peripheral device (pseudo peripheral miscellaneous circuit) necessary for the simulation, and 7 is a bus.
次に上記構成によるファームウェアのデバッグ方法につ
いて説明する。Next, a method for debugging firmware using the above configuration will be explained.
シミュレーション実行前において、メインメモリ４には
、プロセフす１に対する制御プログラムと正解値等のデ
ータが予めロードされる。上記制御プログラムは試験プ
ログラムと比較判定プログラム等を含み、上記正解値は
試験プログラム中の各命令の正解値を含んでいる。また
、比較判定プログラムは、上記試験プログラム中の各命
令のシミュレーション結果値と、対応する正解値とを比
較し、相違すればその結果値と命令の実行番地とをメモ
リ （例えばメインメモリ４）にストアするプログラム
である。また、マイクロメモリ２には、試験しようとす
るファームウェアと、このファームウェアの試験に必要
な予め検証されたファームウェア（試験対象ファームウ
ェア１制御プログラムのロードや上記比較判定プログラ
ムの実行に必要なファームウェアなど）がロードされて
いる。Before execution of the simulation, the main memory 4 is loaded with data such as a control program for the processor 1 and correct answer values. The control program includes a test program, a comparison/judgment program, etc., and the correct value includes the correct value of each instruction in the test program. In addition, the comparison and judgment program compares the simulation result value of each instruction in the test program with the corresponding correct value, and if there is a difference, the result value and the execution address of the instruction are stored in the memory (for example, main memory 4). This is a program to store. In addition, the micromemory 2 stores the firmware to be tested and previously verified firmware necessary for testing this firmware (firmware necessary for loading the test target firmware 1 control program and executing the above comparison/judgment program, etc.). Loaded.
シミュレーションが開始されると、プロセッサ１はメイ
ンメモリ４上の試験プログラムをマイクロメモリ２上の
試験対象ファームウェアによって実行する。その時プロ
セッサ１は、試験プログラムの成る命令によって入出力
装置！１５や擬像周辺装置６をアクセスしてその結果値
を得ると、制御を比較判定プログラムに渡す。比較判定
プログラムは、上記得られた結果値とその正解値とを比
較し、異なっている場合は、メインメモリ４上に上記結
果値とその命令の実行番地とをストアする。When the simulation is started, the processor 1 executes the test program on the main memory 4 using the test target firmware on the micromemory 2. At that time, the processor 1 uses the input/output device ! according to the instructions of the test program. 15 and the virtual image peripheral device 6 and obtain the resulting values, control is passed to the comparison/judgment program. The comparison/judgment program compares the obtained result value and its correct value, and if they are different, stores the result value and the execution address of the instruction in the main memory 4.
上記の如くシミニレ−ジョン結果値と正解値とが相違し
た場合、試験対象ファームウェアにバグが存在する可能
性があるので、上記ストア内容によりバグが存在する可
能性の成るファームウェアの部分を特定することができ
る。また、シミュレータ上では公知の技術によって各装
置間の信号が時系列で観測できるので、上記の情報に基
づいてファームウェアのデバッグが可能となる。If the simulation result value and the correct value differ as described above, there is a possibility that a bug exists in the firmware being tested, so identify the part of the firmware where the bug may exist based on the above store contents. Can be done. Furthermore, since signals between devices can be observed in time series on the simulator using a known technique, firmware can be debugged based on the above information.
以上説明したように、本発明に係るファームウェアのデ
バッグ方法によれば、実際の装置の完成を待たずに機能
図や回路図を使ってシミュレータ上でファームウェアの
デバッグが可能であり、装置デバッグの工数を大幅に削
減できる効果がある。As explained above, according to the firmware debugging method according to the present invention, firmware can be debugged on a simulator using functional diagrams and circuit diagrams without waiting for the completion of the actual device, which reduces the number of man-hours for device debugging. It has the effect of significantly reducing
第１図は本発明に係るファームウェアのデバッグ方法に
おけるシミュレーションモデルの一例を示すブロック図
である。
図において、１・・・プロセッサ、２・・・マイクロメ
モリ、３・・・制御回路、４・・・メインメモリ、５・
・・入出力装置類、６・・・擬似周辺装置、７・・・バ
ス。FIG. 1 is a block diagram showing an example of a simulation model in a firmware debugging method according to the present invention. In the figure, 1... processor, 2... micro memory, 3... control circuit, 4... main memory, 5...
...I/O devices, 6.Pseudo peripheral devices, 7.Bus.
Claims (1)
よびファームウェアを格納するマイクロメモリをシミュ
レーションモデルとして擬似的にシミュレータ上に記述
し、前記擬似マイクロメモリに試験しようとするファー
ムウェアを、前記擬似メインメモリには制御プログラム
と正解値とをロードしておき、前記シミュレーションモ
デルを動作させて得られるシミュレーションの結果値と
前記正解値との比較により、前記試験しようとするファ
ームウェアのデバッグを行なうことを特徴とするファー
ムウェアのデバッグ方法。The micromemory that stores the processor, main memory, various peripheral circuits, control circuits, and firmware is described on a simulator as a simulation model, and the firmware to be tested is written in the pseudo micromemory, and the control circuit is written in the pseudo main memory. The firmware is characterized in that the firmware to be tested is debugged by loading a program and a correct value, and comparing a simulation result value obtained by operating the simulation model with the correct value. How to debug.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135363A JPS63300330A (en) | 1987-05-30 | 1987-05-30 | Debugging method for firmware |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135363A JPS63300330A (en) | 1987-05-30 | 1987-05-30 | Debugging method for firmware |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300330A true JPS63300330A (en) | 1988-12-07 |
Family
ID=15149986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135363A Pending JPS63300330A (en) | 1987-05-30 | 1987-05-30 | Debugging method for firmware |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300330A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219828B1 (en) * | 1998-09-30 | 2001-04-17 | International Business Machines Corporation | Method for using two copies of open firmware for self debug capability |
-
1987
- 1987-05-30 JP JP62135363A patent/JPS63300330A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219828B1 (en) * | 1998-09-30 | 2001-04-17 | International Business Machines Corporation | Method for using two copies of open firmware for self debug capability |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438673A (en) | Automatic interface for CPU real machine and logic simulator diagnostics | |
| US7016826B2 (en) | Apparatus and method of developing software for a multi-processor chip | |
| JP2828590B2 (en) | Microprogram verification method | |
| JPS6349851A (en) | Simulation system | |
| US20250363275A1 (en) | Computer-Implemented Methods of Verifying a Processor Design Under Test, and Related Systems | |
| JP2525913Y2 (en) | LSI logic simulation device | |
| JP2570119B2 (en) | Software simulator | |
| JPH03294934A (en) | Debugger for high level program lenguage | |
| JPS6225340A (en) | Inspection device | |
| JPH0233178B2 (en) | ||
| JPS58121461A (en) | Debugging device for diagnostic program | |
| JPS59202546A (en) | Debugging device | |
| JP2001209555A (en) | I / O emulation device, I / O device emulation method, and recording medium recording I / O device emulation program | |
| JPH0361211B2 (en) | ||
| JPH02244343A (en) | Debugging system for program | |
| JPH03266142A (en) | Software simulator | |
| JPH04369044A (en) | Testing device for computer | |
| JPH06175874A (en) | In-circuit emulator device | |
| JPS63126043A (en) | Logic simulator | |
| JPH0895817A (en) | Testing method for information processing equipment | |
| JPS63247842A (en) | Evaluation system for test program | |
| JPS59151247A (en) | Testing device of information processing device | |
| JPS59226949A (en) | Information processor | |
| JPS62190542A (en) | Inspection system for input and output processor by simulator | |
| JPH03198132A (en) | Simulation device |