JPH0290624A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH0290624A
JPH0290624A JP63243577A JP24357788A JPH0290624A JP H0290624 A JPH0290624 A JP H0290624A JP 63243577 A JP63243577 A JP 63243577A JP 24357788 A JP24357788 A JP 24357788A JP H0290624 A JPH0290624 A JP H0290624A
Authority
JP
Japan
Prior art keywords
layer
insulating film
peeling
film
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63243577A
Other languages
English (en)
Other versions
JP2788639B2 (ja
Inventor
Ikuo Yoshida
吉田 育生
Tamotsu Tanaka
扶 田中
Hiroaki Miyamoto
宮本 博昭
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63243577A priority Critical patent/JP2788639B2/ja
Publication of JPH0290624A publication Critical patent/JPH0290624A/ja
Application granted granted Critical
Publication of JP2788639B2 publication Critical patent/JP2788639B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11474Multilayer masks

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に外
部接続用電極に適用して有効な技術に関する。
〔従来技術〕
半導体集積回路の外部接続用電極として金属突起電極を
使用することが知られており、この金属突起電極の形成
方法としてリフトオフ法が用いられる。このリフトオフ
法は絶縁膜上に例えばレジスト等の剥離層を形成し1周
知の露光技術により。
例えばアルミニウム等の導体パターン形成領域の剥離層
を除去し、全面に導体パターンを形成する。
その後有機溶剤中にて剥離層を除去することにより剥離
層上の導体層を選択的に除去して、所望の導体パターン
を形成する方法である。
また、有機溶剤液中にて作業をおこなう代りに酸素プラ
ズマエツチングにより上記剥離層を除去する方法もある
尚、リフトオフ工程について記載された例としては、特
願昭61−225981がある。
〔発明が解決しようとする課題〕 従来用いられていた有機溶剤液中にて剥離層を分解・溶
解するという方法では、有機溶剤は上記剥離層の周辺部
すなわち所望パターンの縁部のみから侵入して剥離層を
分解・溶解するため、形成されるパターンが疎の部分で
は有機溶剤が侵入するのに長い時間を要し、結果的に処
理完了までの時間が長くかかる。特に所望パターンに囲
まれた剥離層が大きい場合には極めて顕著になる。
酸素プラズマエツチングを用いて剥i1?i層を分解・
溶解する方法でも、全面に形成した導体の、あるいは金
属突起電極の下地電極金属の融点以上に処理温度を上げ
ることができないためエツチング速度を速くすることが
できず、結果として長い時間が必要なことに変りはない
有機溶剤を用いて剥離層を分解・溶解する工程において
、作業時間を短縮させるために超音波による振動を加え
る方法もあるが、デバイスにクラッタなどのダメージを
与え易い。
また有機溶剤液中にて剥離した剥離層や被rII層の少
片が絶縁膜に形成されたパターンの間隙に異物として付
着し、洗浄工程後も残存し易い6特に金属異物の残存は
導体パターン間の短絡不良の原因となる。
さらに有機溶剤を用いた処理では、排気・排水処理等、
作業環境整備のための設備がかかるという問題点のある
ことが本発明者によって見い出された。
本発明の目的は、処理時間を短かくできるリフトオフ方
式の半導体集積回路装置の製造方法を提供することにあ
る。
本発明の他の目的は、異物の残存による短絡不良を防止
できる半導体集積回路装置の製造方法を提供することに
ある。
さらに本発明の他の目的は、有機溶剤を使用することな
く短時間で金属突起電極を形成する方法、及び金属突起
電極を有する半導体集積回路装置の製造方法を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
すなわち半導体集積回路装置の上層に位置する絶縁膜上
の、パターン形成領域以外の領域に剥離層を堆積させた
後その上から導電層を堆積させて、剥離層上には被覆層
を、そして上記剥離層の存在しない領域には所望のパタ
ーンをそれぞれ形成し。
必要な場合には上記剥離層と上記絶縁膜との結合力を弱
めた後、上記剥離層及び上記被覆層を機械的に上記絶縁
膜より剥離させて所望のパターンを上記絶縁膜表面上に
残存させるものである。
上記剥離層と上記絶縁膜との結合力を弱める工程として
は、紫外線照射、大気もしくは加湿雰囲気への暴露、低
温液体による冷却等を採用することができ、また上記剥
離層と上記絶縁膜との結合力を弱める工程と剥離工程は
低温液体中にて冷却する。同一工程とすることもできる
〔作 用〕
上記した手段によれば、従来の有機溶剤液中にて剥離層
を分解・溶解して被覆層を剥離する方法と違い、剥離層
と絶縁膜との結合力をある程度弱めて両者を機械的に剥
離させることにより、リフトオフ方式の半導体集積回路
装置の製造方法の所要時間短縮を達成するものである。
さらに有機溶剤を用いずに剥離層を除去するため異物が
残存する虞れも少なく、強い振動によるデバイスクラッ
ク発生も抑制される。
〔実施例〕
第1図には、本発明に係るバイポーラトランジスタ・C
MO8(相互型MOS)混在型の回路を内蔵する半導体
集積回路における金属突起電極に適用した実施例の縦断
面図が示される。
本実施例のバイポーラトランジスタ部は、P型半導体基
板20の表面に1例えばN+型の埋め込み層21が設け
られ、この埋め込み層21上に例えばN型シリコンのエ
ピタキシャルWJ22が設けられている。このエピタキ
シャル層22の所要部分には例えば酸化シリコン膜のよ
うなフィールド絶縁膜23が設けられ、これにより素子
間分離及び素子内の分離が行なわれている。このフィー
ルド絶縁膜23の下方には、例えばP+型のチャンネル
ストッパ領域24が設けられている。またこのフィール
ド絶縁膜23で囲まれた部分のエピタキシャル層22中
には、例えばP型の真性ベース領域25及び例えばP+
型のグラフトベース領域26が設けられ、この真性ベー
ス領域25中に、例えばN+型のエミッタ領域27が設
けられている。そして、このエミッタ領域27と、上記
真性ベース領域25と、この真性ベース領域25の下方
におけるエピタキシャル層22及び埋め込み層21から
成るコレクタ領域とにより、NPN型バイポーラトラン
ジスタが構成されている。このNPN型バイポーラトラ
ンジスタは1例えば図示しない抵抗と共にそれらを複数
組用いたECL型O型O−ゲートれる。
28は、埋め込み層21と接続されている例えばN型の
コレクタ取り出し領域である。また29は、上記フィー
ルド絶縁膜23に連なって設けられている例えば酸化シ
リコン膜のような絶縁膜であって、この絶縁膜29には
上記グラフトベース領域26、上記エミッタ領域27及
び上記コレクタ取り出し領域28に対応してそれぞれコ
ンタクトホール29a〜29cが設けられている。そし
て、このコンタクトホール29aを通じて上記グラフト
ベース領域26に多結晶シリコン膜から成るベース引き
出し電極30が接続されているとともに、コンタクトホ
ール29bを通じて上記エミッタ領域27上に多結晶シ
リコンエミッタ電極31が設けられている。尚、32.
33は5例えば酸化シリコン膜のような絶縁膜である。
34a〜34bは例えばアルミニウム膜より成る1層目
の配線であり、このうち配線34aは絶縁膜33に設け
られたコンタクトホール33aを通じてベース引き出し
電極30に、配線34bはコンタクトホール33bを通
じて多結晶シリコンエミッタ電極31に、配線34cは
コンタクトホール33c及び上記コンタクトホール29
cを通じてコレクタ取り出し領域28にそれぞれ接続さ
れている。また35は、例えばプラズマCVDにより形
成されたナイトライド膜とスピンオングラス(SOG)
膜とプラズマCVDにより形成された酸化シリコン膜と
から成る層間絶縁膜である。
この層間絶縁膜35の上には、例えばアルミニウム膜か
ら成る2層目の配線36a、36bが設けられ、このう
ち配線36aは、上記層間絶縁膜35に設けられている
スルーホール35aを通じて上記配線34aに接続され
ている。37は上記層間絶縁膜35と同様な層間絶縁膜
である。この層間絶縁膜37の上には、例えばアルミニ
ウム膜から成る3層目の配線38a〜38fが設けられ
このうち配線38aは、上記層間絶縁膜37に設けられ
ているスルーホール37aを通じて上記配線36aに接
続され、配線38eは、スルーホール37bを通じて上
記配線36bに接続されている。さらに39は上記層間
絶縁膜35.37と同様な層間絶縁膜であり、この層間
絶縁膜39の上には、例えばアルミニウム膜から成る4
層目の配線40が設けられている。この配線40は、大
電流を流すことができるように下層の配線に較べて幅及
び厚さが大きく構成されている。また41は、例えばプ
ラズマCVDにより形成されたナイトライド膜と同じく
プラズマCVDにより形成された酸化シリコンから成る
表面保護膜である。この表面保護膜41にはスルーホー
ル41aが設けられ。
このスルーホール41aを通じて上記配線40上に、例
えばクロム(Cr)膜42が設けられている。そしてこ
のCr膜42の上に1例えば銅(CU)・すず(Sn)
系金属間化合物層43を介して例えば鉛(pb)  ・
すず(Sn)合金系半田から成る突起電極(バンプ)4
が設けられている。
次に、第1図に示される金属突起電極の製造工程を第2
図(、)〜(d)に基づいて説明する。
第2図(a)に示すように、所定の工程を経て半導体基
板20上の表面保護膜41上の所要位置に半田突起電極
用下地電極50が形成されており、上記下地電極50(
以下BLM(Ball  Limiting  Met
alization)911極とも称する)は上からA
u、Cu、Crの3層構造となっている。この表面保護
膜41上に当該保護膜の凹凸を平坦化するようメタクリ
ル系の液状レジスト膜51を10〜20[μm]程度塗
布し、金属突起電極を形成すべき領域のレジストを周知
の感光技術を用いて除去する。こうして上記B LMW
l極50上の所要位置に開口51aを形成する。
次に上記液状レジスト膜51上にメタクリル系のフィル
ム状のレジスト膜52(厚さ40[μm]程度)を貼付
、熱又は紫外線により硬化させした後、上記BLM電極
50上の所要位置に周知の感光技術を用いて開口51a
より径の小さい開口52aを形成して、その内周縁部を
50側へ張出させておく。
開口51a及び開口52aとにより、開口部55が形成
される。上記液状レジスト膜51とフィルム状レジスト
膜52が剥離層53を構成する。
尚、第2図においては表面保護膜41の下に形成されて
いる回路素子や配線等は省略されている。
次に第2図(b)に示すように、表面全体に釦(pb)
、すず(Sn)を例えば厚さの比が92=8になるよう
順次堆積させるが、上記剥離層53の表面開口52aの
径が底部の開口51aの径よりも小さいため、上記開口
部55の内周縁には張出し部のような所謂オーバーハン
グが形成され、意図的にステップカバレージを悪くする
ような形状となっている。これにより、上記剥離層53
上に堆積した被覆層56と上記BLM電極50上に堆積
したバンプ金属層57とは互いに分離する。
さらに、表面全体に紫外線を照射することにより上記剥
離層53と上記表面保護膜41との結合力を弱める。こ
の時上記剥離M353上の所要部分に上記被覆層56の
存在しない領域60を形成しておくと上記結合力をより
効果的に弱めることができる。
次に上記基板を固定した後、第2図(c)に示すように
表面全体に粘着テープ58を貼り付けると、上記剥離層
53上の上記被覆層56のみがテープに固着する。上記
粘着テープ58を基板表面より離れる方向に引っ張るこ
とにより上記剥離層53及び上記被覆層56を同時に上
記表面保護膜より剥離させることができる。この場合に
、上記剥離層53と上記被覆層56及び上記表面保護膜
の接着力は、上記粘着テープ58と上記被覆層56との
接着力よりも小さくしておく必要がある。
このようにして上記BLM電極50上に堆積したバンプ
金属層57のみを表面に残存させることができる。
続いて第2図(d)に示すように例えば350[℃]程
度の熱処理により、上記バンプ金属層57のpb及びS
nを溶融し球状の半田突起電極4を形成する。この時上
記Bt、M電極50表面のAU層はpbに吸い込まれて
拡散してしまう。また。
その下のCu層はSnと反応して金属間化合物を形成し
、最下層のCrは半田突起電極を成す半田と配線層を成
すアルミニウムとが反応しあって拡散するのを防止する
バリヤメタルとして働く。
上記実施例によれば、以下の作用効果を得るものである
(1)表面保護膜41の、BLM電極形成領域以外の領
域にレジスト材より成る剥離層53を堆積させた後、上
記剥離層53上には被覆層56となる半田層を、また上
記剥離層の存在しない領域にはバンプ金属層57を形成
する半田層を、互いに分踵するように堆積させ、紫外線
照射により上記剥離層53と上記表面保護膜41との結
合力を弱めた後に上記剥離層53及び上記被覆層56を
機械的に上記表面保護膜41より剥離させ、上記突起電
極4を形成する半田層を残存させるため、従来の有機溶
剤液中にて剥離層を分解・溶解して被覆層を剥離する方
法に較べ、作業時間が著しく短縮されるとともに、剥離
層からの異物の付着も防止できる。
(2)本実施例では従来の方法と異なり有機溶剤液を使
用しないため1作業環境への悪影響が減少するとともに
、溶液中での反応速度を上げるために必要とされていた
超音波振動の必要がなくなり、デバイスのクラック発生
を防止できる 〔実施例2〕 第3図には、本発明の他の実施例である金属突起電極の
製造工程を示す縦断面図が示されるが。
この実施例と第2図に示した実施例との相違点は剥離層
形成後にBLM電極を形成することである。
尚、上記実施例と同一の部材については同一の符号を用
いて詳細な説明を省略する。
第3図に示すように、表面保護膜41の下層に位置する
配線層上の所要位置にスルーホールを開口し、上記表面
保護膜41上にメタクリル系の液状レジスト膜51を1
0〜20[μm]程度塗布し、金属突起電極を形成すべ
き領域のレジストを周知の感光技術を用いて除去する。
こうして上記スルーホール上の所要位置に開口51aを
形成する。次に上記液状レジスト膜51上にメタクリル
系のフィルム状のレジスト膜52(厚さ40[μm]程
度)を貼付、熱又は紫外線により硬化させした後、上記
BLM電極50上の所要位置に周知の感光技術を用いて
開口51aより径の小さい開口52aを形成して、その
内周縁部を50側へ張出させておく。開口51a及び開
口52aとにより、開口部55が形成される。上記液状
レジスト膜51とフィルム状しジス1〜膜52が剥離層
53を構成する。次に、ペレット表面全体にCr、Cu
、Auを順次堆積させ、開口部55内にBLM電極50
を形成するが、この時上記剥離層53上には被覆層とな
るCr、Cu、Au層61が形成される。さらにPb、
Snを例えば厚さの比が92:8になるよう順次堆積さ
せる。以下の工程は実施例1と同様である。
尚、本図では配線及びスルーホールは省略した。
上記実施例によれば、実施例1の効果に加え、剥離F!
J53がBLM電極50とバンプ金属層57との形成用
マスクを兼ねるため工程が短縮できるという効果、さら
にはBLM電極50とバンプ金属層57を位置ずれなし
に形成できるという効果がある。
〔実施例3〕 第4図には1本発明の他の実施例である金属突起電極の
製造工程を示す縦断面図が示されるが、本実施例と第2
図及び第3図に示した実施例との相違点は剥M層を除去
する工程である。尚、上記実施例と同一の部材について
は同一の符号を用いて詳細な説明を省略する。
第2図(b)に示す工程を終えた後に全体を例えば液体
窒素のような超低温液体70中に浸し上記剥離層を上記
表面保護膜より自然に剥離させる。
これは、低温にすることにより剥離層と表面保護膜との
接着力が極度に弱くなるという性質を利用したものであ
る。
上記実施例によれば、実施例1及び実施例2と同様に以
下の作用効果を得るものである。
(1)剥離層と表面保護膜の接着力を弱める工程と1両
者を剥離させる工程が同一工程となるため、作業時間は
一層短縮される。
(2)有機溶剤による作業環境への悪影響が減少すると
ともに、超音波振動の必要がなくなり、デバイスのクラ
ック発生を防止できる 以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが1本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能である事は言うまでもない。
例えば1本実施例では剥離層の材質を液状レジストとフ
ィルム状レジスト膜の組合せとしたが、必ずしもこれに
限定されるものではなく、液状しシスト膜のみ・フィル
ム状レジスト膜のみ・或いはその他のレジスト膜を適宜
採用することができる。
また、実施例1では剥離層と表面保護膜との結合力を弱
める方法として紫外線照射をおこなっているが、必ずし
もこれに限定されるものではなく、大気もしくは加湿雰
囲気中に暴露する方法、低温雰囲気または液体中にて冷
却する方法、さらには薬液にて上記剥離層を分解・溶解
した後に上記の処理をおこなう方法等を適宜採用するこ
とができる。
また、実施例1では剥離層を表面保護膜より機械的に剥
離させるのに粘着テープを使用したが、必ずしもこれに
限定されるものではなく、粘着ローラまたは真空チャッ
ク等剥離層に力を作用させ得るその他の方法を適宜採用
することができる。
さらに実施例1ではバンプ金属層を成すPb。
Snの厚さの比を92:8としたが、必ずしもこれに限
定されるものではなく、その他の割合を適宜採用するこ
とができる。
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野である半導体集積回路の
金属突起電極に適用する場合について説明したが、本発
明はそれに限定されるものではなく、例えば電子部品を
実装する配線基板等にも適用でき、その他電極や配線層
等各種パターンの形成に広く利用することができる。本
発明は少なくとも絶縁体の上に導電体にて成るパターン
を形成する条件のものに適用することができる。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば下記の通りである
すなわち絶縁体上のパターン形成領域以外の領域に剥離
層を堆積させた後その上から導電層を堆積させて、剥離
層上には被覆層を、そして上記剥離層の存在しない領域
には所望のパターンをそれぞれ形成し、上記剥離層と上
記絶縁膜との結合力を弱めた後上記剥離層及び上記被覆
層を機械的に上記絶縁膜より剥離させて所望のパターン
を上記絶縁体表面に残存させるため、有機溶剤液中にて
剥離層を分解・溶解する従来の方法に較べ、作業時間が
著しく短縮され、異物の残存も防止できるという効果が
ある。
また、有機溶剤液を使用しないため、作業環境への悪影
響が減少するとともに、溶液中での反応速度を上げるた
めに必要とされていた超音波振動の必要がなくなり、デ
バイスのクラック発生を防止できるという効果がある。
【図面の簡単な説明】
第1図は、半導体集積回路において本発明の一実施例を
適用して成る金属突起電極近傍を示す縦断面図、 第2図(a)〜(d)は上記金属突起電極の製造工程の
一例を順次示す縦断面図、 第3図は、本発明の他の実施例の製造工程を示す縦断面
図、 第4図は、本発明のその他の実施例の製造工程を示す縦
断面図である。 4・・・半田突起電極、41・・・表面保護膜、42・
・・Cr膜、43−Cu、Sn系金属間化合物、50・
・・Br=Mm極、51・・・液状レジスト膜、51a
・・・開口、52・・・フィルム状レジスト膜、52a
・・・開口、53・・・剥離層、55・・・開口部、5
6・・・被覆層。 57・・・バンプ金属層、58・・・粘着テープ。 第 図 第 図 (d) 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板表面に複数の素子を有する半導体集積回
    路装置の上層に位置する絶縁膜上に導電体にて成るパタ
    ーンを形成するにあたり、上記パターン形成領域以外の
    領域に剥離層を形成する工程と、上記剥離層形成後にそ
    の上から導電層を堆積させて、剥離層上には被覆層を、
    そして上記剥離層の存在しない領域には所望のパターン
    を形成する工程と、上記剥離層及び上記被覆層を機械的
    に上記絶縁膜より剥離させて所望のパターンを上記絶縁
    膜表面上に残存させる工程を含む半導体集積回路装置の
    製造方法。 2、上記剥離工程は、上記半導体基板を固定した後に上
    記剥離層又は上記被覆層に、上記絶縁膜と上記剥離層と
    の結合力より強い力を作用させるものである請求項1記
    載の半導体集積回路装置の製造方法。 3、上記絶縁膜に紫外線を照射することにより上記剥離
    層と上記絶縁膜との結合力を弱める工程を含む請求項1
    又は2記載の半導体集積回路装置の製造方法。 4、上記剥離層と上記絶縁膜との結合力を弱める工程は
    、上記剥離層及び上記絶縁膜を大気もしくは加湿雰囲気
    中に暴露するものである請求項3記載の半導体集積回路
    装置の製造方法。 5、上記剥離層と上記絶縁膜との結合力を弱める工程は
    、上記剥離層及び上記絶縁膜を低温雰囲気中または低温
    液体中にて冷却するものである請求項3記載の半導体集
    積回路装置の製造方法。 6、上記剥離層と上記絶縁膜との結合力を弱める工程と
    上記剥離工程は、低温液体中にて冷却する同一工程であ
    る請求項1記載のパターン形成方法。
JP63243577A 1988-09-28 1988-09-28 半導体集積回路装置の製造方法 Expired - Lifetime JP2788639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63243577A JP2788639B2 (ja) 1988-09-28 1988-09-28 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63243577A JP2788639B2 (ja) 1988-09-28 1988-09-28 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0290624A true JPH0290624A (ja) 1990-03-30
JP2788639B2 JP2788639B2 (ja) 1998-08-20

Family

ID=17105898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63243577A Expired - Lifetime JP2788639B2 (ja) 1988-09-28 1988-09-28 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2788639B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997037378A1 (fr) * 1996-04-02 1997-10-09 Komatsu Ltd. Dispositif d'inspection visuelle permettant de detecter des bosses sur des plaquettes et dispositif de mesure des hauteurs
EP1351308A1 (en) * 1996-08-27 2003-10-08 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JP2011249409A (ja) * 2010-05-24 2011-12-08 Hitachi Plant Technologies Ltd マイクロバンプ形成装置
CN111223920A (zh) * 2018-11-26 2020-06-02 株式会社村田制作所 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347773A (en) * 1976-10-13 1978-04-28 Hitachi Ltd Peering method for unnecessarily formed layer
JPS5559718A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Producing method of semiconductor unit
JPS5655950A (en) * 1979-10-15 1981-05-16 Toshiba Corp Photographic etching method
JPS5831528A (ja) * 1981-08-19 1983-02-24 Nec Corp フオトレジストの除去方法
JPS58125825A (ja) * 1982-01-22 1983-07-27 Oki Electric Ind Co Ltd フオトレジストパタ−ンの形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347773A (en) * 1976-10-13 1978-04-28 Hitachi Ltd Peering method for unnecessarily formed layer
JPS5559718A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Producing method of semiconductor unit
JPS5655950A (en) * 1979-10-15 1981-05-16 Toshiba Corp Photographic etching method
JPS5831528A (ja) * 1981-08-19 1983-02-24 Nec Corp フオトレジストの除去方法
JPS58125825A (ja) * 1982-01-22 1983-07-27 Oki Electric Ind Co Ltd フオトレジストパタ−ンの形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997037378A1 (fr) * 1996-04-02 1997-10-09 Komatsu Ltd. Dispositif d'inspection visuelle permettant de detecter des bosses sur des plaquettes et dispositif de mesure des hauteurs
EP1351308A1 (en) * 1996-08-27 2003-10-08 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6818530B2 (en) 1996-08-27 2004-11-16 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
US7094665B2 (en) 1996-08-27 2006-08-22 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US7285476B2 (en) 1996-08-27 2007-10-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US7468308B2 (en) 1996-08-27 2008-12-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JP2011249409A (ja) * 2010-05-24 2011-12-08 Hitachi Plant Technologies Ltd マイクロバンプ形成装置
CN111223920A (zh) * 2018-11-26 2020-06-02 株式会社村田制作所 半导体装置
CN111223920B (zh) * 2018-11-26 2024-01-09 株式会社村田制作所 半导体装置

Also Published As

Publication number Publication date
JP2788639B2 (ja) 1998-08-20

Similar Documents

Publication Publication Date Title
US6613663B2 (en) Method for forming barrier layers for solder bumps
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
US6479900B1 (en) Semiconductor device and method of manufacturing the same
US7855451B2 (en) Device having a contacting structure
KR20000022830A (ko) 반도체 디바이스 및 그 제조 공정
JP2008016514A (ja) 半導体装置の製造方法および半導体装置
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
KR0142136B1 (ko) 반도체장치의 제조방법
JP2003204014A (ja) 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
JP2018056285A (ja) 電子装置、電子装置の製造方法及び電子機器
US20030052415A1 (en) Solder bump structure and a method of forming the same
JPH01315163A (ja) 半導体集積回路装置の製造方法
JPH0290624A (ja) 半導体集積回路装置の製造方法
EP1801870A1 (en) Partial adherent temporary substrate and method of using the same
JP4067507B2 (ja) 半導体モジュールおよびその製造方法
JP4797368B2 (ja) 半導体装置の製造方法
US7384873B2 (en) Manufacturing process of semiconductor device
US11482480B2 (en) Package substrate including an optically-cured dielecetric layer and method for manufacturing the package substrate
US8051557B2 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
JP3296344B2 (ja) 半導体装置およびその製造方法
KR20010102317A (ko) 반도체 칩 제조 방법
JP2002237500A (ja) 半導体装置の製造方法
KR0146214B1 (ko) 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조
KR19990083216A (ko) 반도체 장치의 제조 방법
US11508691B2 (en) Semiconductor structure with nano-twinned metal coating layer and fabrication method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080605

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090605

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090605

Year of fee payment: 11