JPH0290326A - 先行制御方式 - Google Patents
先行制御方式Info
- Publication number
- JPH0290326A JPH0290326A JP24089588A JP24089588A JPH0290326A JP H0290326 A JPH0290326 A JP H0290326A JP 24089588 A JP24089588 A JP 24089588A JP 24089588 A JP24089588 A JP 24089588A JP H0290326 A JPH0290326 A JP H0290326A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- buffer
- instructions
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
パイプライン処理方式を用いた計算機システムにおける
分岐命令が連続する場合の命令の先取り制御方式に関し
、 従来、・分岐命令が連続し、分岐先命令を保持するバッ
ファ群に空きがなくなった場合には、新たな分岐命令は
インターロックされ、先行する分岐命令の判断が確定す
るまで先取り要求を出せなかったという問題の解決を目
的とし、先行する分岐命令の動作状態を確認し、インタ
ーロック状態でない場合には、バッファ群中の先行する
分岐命令の分岐先命令の格納されていた部分に新たな分
岐先命令を格納して構成する。
分岐命令が連続する場合の命令の先取り制御方式に関し
、 従来、・分岐命令が連続し、分岐先命令を保持するバッ
ファ群に空きがなくなった場合には、新たな分岐命令は
インターロックされ、先行する分岐命令の判断が確定す
るまで先取り要求を出せなかったという問題の解決を目
的とし、先行する分岐命令の動作状態を確認し、インタ
ーロック状態でない場合には、バッファ群中の先行する
分岐命令の分岐先命令の格納されていた部分に新たな分
岐先命令を格納して構成する。
［産業上の利用分野コ
本発明は計算機システムにおける命令の先取り方式に関
し、特にパイプライン処理方式を用いた計算機システム
における分岐命令が連続する場合の命令の先取り方式に
関する。
し、特にパイプライン処理方式を用いた計算機システム
における分岐命令が連続する場合の命令の先取り方式に
関する。
［従来の技術］
第５図は従来例の先取り命令制御部のシステム構成図を
示しており、５１はバッファ・レジスタＡ、５２はバッ
ファ・レジスタＢ、５３はバッファ・レジスタＣ１５４
はアドレス・レジスタａ１５５はアドレス・レジスタｂ
１５６はアドレス・レジスタｃ、５７はバッファ・レジ
スタＤ、５１バッファ・レジスタＥ、５９はバッファ・
レジスタＦ、６０はアドレス計算部、６１は分岐判断・
バッファフル判断部、６２は命令取り出しアドレスを計
算するだめの加算器、６３は命令取り出し要求を出した
アドレスを保持するレジスタを表している。
示しており、５１はバッファ・レジスタＡ、５２はバッ
ファ・レジスタＢ、５３はバッファ・レジスタＣ１５４
はアドレス・レジスタａ１５５はアドレス・レジスタｂ
１５６はアドレス・レジスタｃ、５７はバッファ・レジ
スタＤ、５１バッファ・レジスタＥ、５９はバッファ・
レジスタＦ、６０はアドレス計算部、６１は分岐判断・
バッファフル判断部、６２は命令取り出しアドレスを計
算するだめの加算器、６３は命令取り出し要求を出した
アドレスを保持するレジスタを表している。
第６図は分岐命令ｌ、２．３が連続する場合の従来のパ
イプライン制御のタイムチャートを示しており、７０は
命令Ａによるコンデイション・コード、７１ ａ 、
７２ ａ 、 ７３ ａは先取り要求、７１ｂ 、 ７
２ ｂ 、 ７２ ｂは分岐命令で先取りされた分岐先
命令（先取り命令）、７４はインターロック期間、７５
は分岐命令１の分岐判断を表しており、また図中の期間
区分記号り、Ａ、ＴＳＢ、Ｅ。
イプライン制御のタイムチャートを示しており、７０は
命令Ａによるコンデイション・コード、７１ ａ 、
７２ ａ 、 ７３ ａは先取り要求、７１ｂ 、 ７
２ ｂ 、 ７２ ｂは分岐命令で先取りされた分岐先
命令（先取り命令）、７４はインターロック期間、７５
は分岐命令１の分岐判断を表しており、また図中の期間
区分記号り、Ａ、ＴＳＢ、Ｅ。
Ｗはパイプライン制御中の各処理ステージ（「ステート
」ともいう）を表している。
」ともいう）を表している。
本例の場合は現在実行中の命令及び分岐命令で先取りさ
れる分岐先命令を保持するバッファ・レジスタ （以下
、単に「バッファｊともいう）としては、５１〜５３で
示すバッファＡＳＢＳＣの３つが用いられ、１つは現在
実行中の命令を保持するために用いられ、実際に分岐先
命令を保持できるのは２つまでである。
れる分岐先命令を保持するバッファ・レジスタ （以下
、単に「バッファｊともいう）としては、５１〜５３で
示すバッファＡＳＢＳＣの３つが用いられ、１つは現在
実行中の命令を保持するために用いられ、実際に分岐先
命令を保持できるのは２つまでである。
また、５４〜５６で示すアドレス・レジスタａ１ｂＳｃ
は上記バッファＡ、Ｂ、Ｃにそれぞれ対応して設けられ
、分岐先命令のアドレスを保持するものであり、例えば
命令へが現在バッファＡに入っていると仮定すると、分
岐命令１で先取りされる分岐先命令はＢステートの終り
でバッファＢに保持され、その分岐先命令のアドレスが
アドレス・レジスタｂに保持され、同様にして、分岐命
令２に対しては、バッファＣとアドレス・レジスタＣが
使用される。
は上記バッファＡ、Ｂ、Ｃにそれぞれ対応して設けられ
、分岐先命令のアドレスを保持するものであり、例えば
命令へが現在バッファＡに入っていると仮定すると、分
岐命令１で先取りされる分岐先命令はＢステートの終り
でバッファＢに保持され、その分岐先命令のアドレスが
アドレス・レジスタｂに保持され、同様にして、分岐命
令２に対しては、バッファＣとアドレス・レジスタＣが
使用される。
尚、バッファＤ，Ｅ，Ｆには現在の命令が入っているバ
ッファＡ，ＢＳＣの内のいずれかが選択されて移行して
行くよう構成される。
ッファＡ，ＢＳＣの内のいずれかが選択されて移行して
行くよう構成される。
以下、第６図のタイムチャートに基づき、従来例の動作
の説明をする。
の説明をする。
同図において、分岐命令ｌと分岐命令２はパイプライン
制御中のＡステートで分岐先アドレスを計算して、先取
り要求７１ ａ 、 ７２ａを記憶制御部に対して発行
する。
制御中のＡステートで分岐先アドレスを計算して、先取
り要求７１ ａ 、 ７２ａを記憶制御部に対して発行
する。
該先取り要求、７１ａ，７２ａで先取りされた分岐先命
令は、第５図のブロック図中のバッファＡ，Ｂ，Ｃのい
ずれかに保持される。
令は、第５図のブロック図中のバッファＡ，Ｂ，Ｃのい
ずれかに保持される。
第６図のタイムチャートの例では、分岐命令ｌによる分
岐先命令（先取り命令）７１ｂはバッファＡに、分岐命
令２による分岐先命令７２ｂはバッファＢにそれぞれ保
持され、バッファＣには現在実行中の命令が保持されて
いる。
岐先命令（先取り命令）７１ｂはバッファＡに、分岐命
令２による分岐先命令７２ｂはバッファＢにそれぞれ保
持され、バッファＣには現在実行中の命令が保持されて
いる。
次に分岐命令３が入ってきた場合には、バッファＡ，Ｂ
ＳＣ及びアドレス・レジスタａＳｂ。
ＳＣ及びアドレス・レジスタａＳｂ。
Ｃとも既に使用され空きがなく、該分岐命令３はＡステ
ートでインターロック（図で７４で示す期間）され、先
行する分岐命令ｌが分岐判断７５を終えるのを待ってか
ら、先取り要求７３ａを記憶制御部に出す。
ートでインターロック（図で７４で示す期間）され、先
行する分岐命令ｌが分岐判断７５を終えるのを待ってか
ら、先取り要求７３ａを記憶制御部に出す。
第６図のタイムチャートで示されるように、分岐命令３
が入ってきた場合に、バッファΔ、Ｂ，Ｃ及びアドレス
・レジスタａ，ｂＳｃには現在実行中の命令及び先取り
された分岐先命令とそれらのアドレスがすでに保持され
ており、バッファに空きがなく、分岐命令３は先行する
分岐命令１が分岐判断を終了するまで、パイプライン制
御中のＡステートでインターロックされ、その間命令の
先取り処理が停留し処理効率が低下する。
が入ってきた場合に、バッファΔ、Ｂ，Ｃ及びアドレス
・レジスタａ，ｂＳｃには現在実行中の命令及び先取り
された分岐先命令とそれらのアドレスがすでに保持され
ており、バッファに空きがなく、分岐命令３は先行する
分岐命令１が分岐判断を終了するまで、パイプライン制
御中のＡステートでインターロックされ、その間命令の
先取り処理が停留し処理効率が低下する。
本発明は上記問題点に鑑みなされたものであり、分岐命
令が連続し、バッファ群中に分岐先命令を保持するため
の空きがなくなり、パイプライン制御中の命令先取りが
インターロックされることを回避し得る先行制御方式を
提供することを目的とする。
令が連続し、バッファ群中に分岐先命令を保持するため
の空きがなくなり、パイプライン制御中の命令先取りが
インターロックされることを回避し得る先行制御方式を
提供することを目的とする。
本発明によれば、上述の目的は、前記特許請求の範囲に
記載した手段により達成される。
記載した手段により達成される。
すなわち、本発明は命令をパイプライン方式で処理する
計算機システムであって、該システム中には、記憶装置
から取り出された命令群を保持するバッファ群と、パイ
プライン制御中に分岐命令が投入された場合に分岐先命
令の先取りを行う命令先取り手段と、該先取りされた分
岐先命令を上記バッファ群に保持する手段とを設けた計
算機システムにおいて、分岐命令が連続し、先取りした
命令を保持するバッファ群にデータ格納のための空きが
無くなった場合には、先行する分岐命令の処理状態を確
認し、該先行する分岐命令がインターロック状態でなけ
れば、該先行する分岐命令の分岐先命令が格納されてい
るバッファを選択して、新たな分岐先命令の先取りを行
なわせる先行制御方式である。
計算機システムであって、該システム中には、記憶装置
から取り出された命令群を保持するバッファ群と、パイ
プライン制御中に分岐命令が投入された場合に分岐先命
令の先取りを行う命令先取り手段と、該先取りされた分
岐先命令を上記バッファ群に保持する手段とを設けた計
算機システムにおいて、分岐命令が連続し、先取りした
命令を保持するバッファ群にデータ格納のための空きが
無くなった場合には、先行する分岐命令の処理状態を確
認し、該先行する分岐命令がインターロック状態でなけ
れば、該先行する分岐命令の分岐先命令が格納されてい
るバッファを選択して、新たな分岐先命令の先取りを行
なわせる先行制御方式である。
パイプライン制御方式の計算機システムにおいて、分岐
命令が連続し、各分岐命令の分岐先命令が先取りされて
順にバッファ群に保持されて行く場合には、バッファ群
が上記先取りされた分岐先命令のデータで満杯となり、
新たな分岐先命令の先取りが行なえなくなる。
命令が連続し、各分岐命令の分岐先命令が先取りされて
順にバッファ群に保持されて行く場合には、バッファ群
が上記先取りされた分岐先命令のデータで満杯となり、
新たな分岐先命令の先取りが行なえなくなる。
しかしながら、先行する分岐命令の分岐判断が終了した
時点では、該先行する分岐命令が、（ａ）分岐成功の場
合は、新たな分岐先命令の取り出しは必要がなくなり、 ら）分岐不成功の場合には、該先行する分岐命令の使用
していたバッファの内容は不要となる。
時点では、該先行する分岐命令が、（ａ）分岐成功の場
合は、新たな分岐先命令の取り出しは必要がなくなり、 ら）分岐不成功の場合には、該先行する分岐命令の使用
していたバッファの内容は不要となる。
すなわち、いずれにしても先行する分岐命令の分岐判断
の終了時点以降は、該先行する分岐命令が命令先取りに
使用していたバッファの保持データは必要がなくなり、
また、先取り要求を出してから実際に分岐先命令がバッ
ファに格納されるまでには時間遅れが存在するので、新
たな分岐命令に対しては、先行する分岐命令の分岐判断
の確定するのを待たずして、上記バッファを選択して、
分岐先命令の先取りを行なわせる。
の終了時点以降は、該先行する分岐命令が命令先取りに
使用していたバッファの保持データは必要がなくなり、
また、先取り要求を出してから実際に分岐先命令がバッ
ファに格納されるまでには時間遅れが存在するので、新
たな分岐命令に対しては、先行する分岐命令の分岐判断
の確定するのを待たずして、上記バッファを選択して、
分岐先命令の先取りを行なわせる。
第１図は本発明の先行制御方式の原理説明のためのタイ
ムチャートであり、同図（ａ）は各分岐命令の先取り要
求、先取りされた分岐先命令のバッファへの格納及び分
岐判断のタイミングを示しており、同図（ハ）はバッフ
ァ識別符号（以下単に「バッファｒＤＪという）の流れ
について説明する図である。
ムチャートであり、同図（ａ）は各分岐命令の先取り要
求、先取りされた分岐先命令のバッファへの格納及び分
岐判断のタイミングを示しており、同図（ハ）はバッフ
ァ識別符号（以下単に「バッファｒＤＪという）の流れ
について説明する図である。
本例では、３つのバッファＡ、ＢＳＣを有し、その内、
バッフ、Ａ、Ｂの２つが先取りされた分岐先命令（以下
単に「先取り命令」ともいう）の保持に使用され、バッ
ファＣには現在実行中の命令が保持される場合であり、
かつ、命令Ａに引き続き分岐命令！２．３と連続する場
合を例に取っている。
バッフ、Ａ、Ｂの２つが先取りされた分岐先命令（以下
単に「先取り命令」ともいう）の保持に使用され、バッ
ファＣには現在実行中の命令が保持される場合であり、
かつ、命令Ａに引き続き分岐命令！２．３と連続する場
合を例に取っている。
また、タイムチャート上の期間区分記号はノ＜イブライ
ン制御の各処理のステージ（「ステート」ともいう）、
Ｄはデコード・ステージ、Ａはオペランドアドレス計算
ステージ、Ｔはアドレス変換ステージ、Ｂはオペランド
データ読み出しステージ、Ｅは演算実行ステージ、Ｗは
演算結果の格納ステージを表している。
ン制御の各処理のステージ（「ステート」ともいう）、
Ｄはデコード・ステージ、Ａはオペランドアドレス計算
ステージ、Ｔはアドレス変換ステージ、Ｂはオペランド
データ読み出しステージ、Ｅは演算実行ステージ、Ｗは
演算結果の格納ステージを表している。
さらに、同図において、ｌａ、２ａ、３ａは各分岐命令
１．２．３の先取り要求、１ｂ１２ｂ、３ｂは各分岐命
令１２．３による先取りされた分岐先命令（先取り命令
）、ＩＣは分岐命令ｌにおける分岐判断、４はキャンセ
ル信号、５〜７はバッファＩＤ保持用レジスタ、８はノ
１ソファＩＤ選択ゲート、９ａ〜９Ｃは記憶制御部へ送
られるバッファＩＤ信号を表している。
１．２．３の先取り要求、１ｂ１２ｂ、３ｂは各分岐命
令１２．３による先取りされた分岐先命令（先取り命令
）、ＩＣは分岐命令ｌにおける分岐判断、４はキャンセ
ル信号、５〜７はバッファＩＤ保持用レジスタ、８はノ
１ソファＩＤ選択ゲート、９ａ〜９Ｃは記憶制御部へ送
られるバッファＩＤ信号を表している。
以下、本発明の先行制御方式の動作説明を行う。
第１図（ａ）のタイムチャートにおいて、命令へがコン
デイションコード（ｃｃ）を出し、分岐命令が１．２．
３と連続する場合には、分岐命令１のＡステートで分岐
先アドレスを計算し、先取り要求１ａを記憶制御部に発
行し、Ｂステートの終りからＥステートにかけて先取り
命令１ｂがバッファＡに格納される。
デイションコード（ｃｃ）を出し、分岐命令が１．２．
３と連続する場合には、分岐命令１のＡステートで分岐
先アドレスを計算し、先取り要求１ａを記憶制御部に発
行し、Ｂステートの終りからＥステートにかけて先取り
命令１ｂがバッファＡに格納される。
分岐命令２においても同様にして、先取り要求２ａが出
され、先取り命令２ｂがバッファＢに格納される。
され、先取り命令２ｂがバッファＢに格納される。
次に、分岐命令１．２に引き続き分岐命令３が入ってき
た場合には、バッファＡ、Ｂ共に既にデータ保持の為に
使用され満杯である、構わず分岐命令３のＡステートで
先取り要求３ａを記憶制御部に対して発行する。
た場合には、バッファＡ、Ｂ共に既にデータ保持の為に
使用され満杯である、構わず分岐命令３のＡステートで
先取り要求３ａを記憶制御部に対して発行する。
先行する分岐命令ｌの分岐判断ＩＣはＥステートで終了
するので、 （ａ）先行する分岐命令１の分岐判断１ｃにて分岐する
場合には、分岐命令３の先取り命令３ｂは不要となりキ
ャンセル信号（ＣＡＮＣＥＬＬ） ４１．： １’先
取り要求３ａ及び先取り命令３ｂを無効とする。
するので、 （ａ）先行する分岐命令１の分岐判断１ｃにて分岐する
場合には、分岐命令３の先取り命令３ｂは不要となりキ
ャンセル信号（ＣＡＮＣＥＬＬ） ４１．： １’先
取り要求３ａ及び先取り命令３ｂを無効とする。
（５）先行する分岐命令１が分岐不成功の場合には、バ
ッファ八に保持された先取り命令１ｂは不要となるので
、分岐命令３のＢステートの終わりで得られた先取り命
令３ｂをバッファＡに格納しても良いことになる。
ッファ八に保持された先取り命令１ｂは不要となるので
、分岐命令３のＢステートの終わりで得られた先取り命
令３ｂをバッファＡに格納しても良いことになる。
すなわち、分岐命令３がきた場合には、先行する分岐命
令１のために使用していたバッファＡを用いて、円滑に
命令の先取りを進めることができる。
令１のために使用していたバッファＡを用いて、円滑に
命令の先取りを進めることができる。
以上説明した動作を実現するには、バッファＡ、ＢＳＣ
を適宜選択して分岐先命令を保持する必要があり、第１
図（ｂ）に示されるごとく、分岐先命令の先取りを行う
ときは、分岐先のアドレストトモに、バッファＩＤ（バ
ッファＡ−Ｃのどれかを選択）を記憶制御部に送り（図
で９ａ〜９Ｃで示す信号）、記憶制御部はキャッシニメ
モリ及び主メモリから読み出した命令をバッファＩＤと
ともに送り返し、該バッファＩＤにより先取りされた分
岐先命令がバッファＡ。
を適宜選択して分岐先命令を保持する必要があり、第１
図（ｂ）に示されるごとく、分岐先命令の先取りを行う
ときは、分岐先のアドレストトモに、バッファＩＤ（バ
ッファＡ−Ｃのどれかを選択）を記憶制御部に送り（図
で９ａ〜９Ｃで示す信号）、記憶制御部はキャッシニメ
モリ及び主メモリから読み出した命令をバッファＩＤと
ともに送り返し、該バッファＩＤにより先取りされた分
岐先命令がバッファＡ。
Ｂ１Ｃ中のいずれかに保持されるよう構成する。
すなわち分岐命令１．２に続いて分岐命令３が引き続い
てパイプラインに投入され、Ａステートに移行した時に
は、分岐命令ｌと同じバッファＩＤで先取り要求を出さ
せる。すなわち、バッファＩＤ選択ゲート８により、バ
ッファ■Ｄ保持用レジスタ５の内容を選択し、レジスタ
７に移行する。
てパイプラインに投入され、Ａステートに移行した時に
は、分岐命令ｌと同じバッファＩＤで先取り要求を出さ
せる。すなわち、バッファＩＤ選択ゲート８により、バ
ッファ■Ｄ保持用レジスタ５の内容を選択し、レジスタ
７に移行する。
前述のごとく、分岐命令３の分岐先命令が入ってくるの
はＢステートの終わりであり、このときはすでに分岐命
令１は分岐判断を終了しており、分岐不成功の場合は分
岐命令１で得た先取り命令は不要であり、分岐命令３は
同じバッファＩＤでも使用可能である。
はＢステートの終わりであり、このときはすでに分岐命
令１は分岐判断を終了しており、分岐不成功の場合は分
岐命令１で得た先取り命令は不要であり、分岐命令３は
同じバッファＩＤでも使用可能である。
逆に分岐成功であったときは、分岐命令３のＢステージ
で記憶制御部に対してキャンセル（ＣＡＮＣＥＬＬ）信
号を出し先取り中止を知らせる。
で記憶制御部に対してキャンセル（ＣＡＮＣＥＬＬ）信
号を出し先取り中止を知らせる。
また、このときはすでに記憶制御部から先取り命令とバ
ッファＩＤが送られてきているのでバッファ側で同じキ
ャンセル信号とノイツファＩＤを用いて先取り命令を保
持するのを中止させる。
ッファＩＤが送られてきているのでバッファ側で同じキ
ャンセル信号とノイツファＩＤを用いて先取り命令を保
持するのを中止させる。
なおキャンセル信号を記憶制御部に送る理由は、先取り
したデータが有効である事を示すノくリッド（ＶＡＬＩ
Ｄ）信号が記憶制御部よりト〕ステートで帰されてくる
のでそれを禁止させる為である。 以上の説明は、分岐
命令が３つ連続する場合を例に取って説明しているが特
にこれに限定されるわけではなく分岐命令が３つ以上連
続する場合にも本発明は適用され得る。
したデータが有効である事を示すノくリッド（ＶＡＬＩ
Ｄ）信号が記憶制御部よりト〕ステートで帰されてくる
のでそれを禁止させる為である。 以上の説明は、分岐
命令が３つ連続する場合を例に取って説明しているが特
にこれに限定されるわけではなく分岐命令が３つ以上連
続する場合にも本発明は適用され得る。
第２図は、分岐命令１．２．３が全部分岐不成功の場合
のパイプライン制御のタイムチャートであり、同図（ａ
）は従来技術の場合、同図（ｂ）は本発明の先行制御方
式による場合を示している。
のパイプライン制御のタイムチャートであり、同図（ａ
）は従来技術の場合、同図（ｂ）は本発明の先行制御方
式による場合を示している。
同図（ａ）の従来技術の場合には、分岐命令３のパイプ
ライン制御動作中Ａステートが２回余分に付加され２τ
の時間ロスが生じている。
ライン制御動作中Ａステートが２回余分に付加され２τ
の時間ロスが生じている。
第３図は分岐命令１．２が不成功で分岐命令３が分岐成
功の場合のパイプライン制御のタイムチャートであり、
同図（ａ）は従来技術の場合、同図（ｂ）は本発明の先
行制御方式による場合を示している。
功の場合のパイプライン制御のタイムチャートであり、
同図（ａ）は従来技術の場合、同図（ｂ）は本発明の先
行制御方式による場合を示している。
同図（ａ）の従来技術の場合には、分岐命令３のパイプ
ライン制御動作中Ａステートが２回余分に付加され２τ
の時間ロスが生じている。
ライン制御動作中Ａステートが２回余分に付加され２τ
の時間ロスが生じている。
第４図は本発明の先行制御方式が適用されるシステムの
一構成例を示す図であり、同図において、１１はバッフ
ァＡ、１２はバッファＢ１１３はバッファＣ１１４はア
ドレスレジスタａ、１５はアドレスレジスタｂ１１６は
アドレスレジスタｃ１１７はバッファＤ１１８はバッフ
ァＥ１１９はバッファＦ１２０はアドレス計算部、２１
は記憶制御部、２２ ａ 、 ２２ ｂ 、 ２２ ｃ
はクロックゲート、２３は命令先取りアドレスを計算す
る加算器、２４は分岐判断・バッファフル判断部、２５
は命令の先取りアドレスを保持するレジスタ、２６〜２
９はセレクタゲート、ａは分岐先アドレス又はオペラン
ドアドレス信号、ｂは命令先取りアドレス信号、Ｃはバ
ッファＩＤ信号、ｅはＥステート分岐不成功信号、ｆは
記憶制御部よりバッファＡ、Ｂ。
一構成例を示す図であり、同図において、１１はバッフ
ァＡ、１２はバッファＢ１１３はバッファＣ１１４はア
ドレスレジスタａ、１５はアドレスレジスタｂ１１６は
アドレスレジスタｃ１１７はバッファＤ１１８はバッフ
ァＥ１１９はバッファＦ１２０はアドレス計算部、２１
は記憶制御部、２２ ａ 、 ２２ ｂ 、 ２２ ｃ
はクロックゲート、２３は命令先取りアドレスを計算す
る加算器、２４は分岐判断・バッファフル判断部、２５
は命令の先取りアドレスを保持するレジスタ、２６〜２
９はセレクタゲート、ａは分岐先アドレス又はオペラン
ドアドレス信号、ｂは命令先取りアドレス信号、Ｃはバ
ッファＩＤ信号、ｅはＥステート分岐不成功信号、ｆは
記憶制御部よりバッファＡ、Ｂ。
Ｃに送られるバッファＩＤ信号、ｇはバッファ・フル信
号を表している。
号を表している。
バッファＡＳＢＳＣ（１１〜１３）は現在実行中の命令
及び先取りされた分岐先命令を保持するバッファであり
、その内の２つが先取りされた分岐先命令の保持に使用
される。
及び先取りされた分岐先命令を保持するバッファであり
、その内の２つが先取りされた分岐先命令の保持に使用
される。
また、アドレスレジスタａ１ｂＳｃはバッファＡ、Ｂ、
Ｃに対応して設けられた分岐先命令のアドレスを保持す
るレジスタである。
Ｃに対応して設けられた分岐先命令のアドレスを保持す
るレジスタである。
バッファＡ、Ｂ、、Ｃに保持された命令は、セレクタゲ
ート２６により選択されアドレス計算部２０にて分岐先
アドレスまたはオペランドアドレスが計算され、該アド
レスは記憶制御部２１に送られるとともに、セレクタゲ
ート２７、アドレスレジスタａＳｂ、 ｃ （１４〜１
６） 、セレクタグート２９、加算器２３で構成される
アドレス計算部に送られ、命令先取りアドレスが求めら
れる。なお、加算器１３の一方の入力の数値“＋８”は
８バイト単位の命令の取り出しを意味する。
ート２６により選択されアドレス計算部２０にて分岐先
アドレスまたはオペランドアドレスが計算され、該アド
レスは記憶制御部２１に送られるとともに、セレクタゲ
ート２７、アドレスレジスタａＳｂ、 ｃ （１４〜１
６） 、セレクタグート２９、加算器２３で構成される
アドレス計算部に送られ、命令先取りアドレスが求めら
れる。なお、加算器１３の一方の入力の数値“＋８”は
８バイト単位の命令の取り出しを意味する。
分岐判断・バッファフル判断部２４は、分岐命令のコン
デイションコードを見て、分岐する場合には、例えば現
在実行中の命令が保持されているバッファＢを、次の分
岐先アドレスを保持するバッファＡに切り替える等の動
作をし、また、バッファＩＤ信号Ｃ及びキャンセル信号
ｄを発行する。
デイションコードを見て、分岐する場合には、例えば現
在実行中の命令が保持されているバッファＢを、次の分
岐先アドレスを保持するバッファＡに切り替える等の動
作をし、また、バッファＩＤ信号Ｃ及びキャンセル信号
ｄを発行する。
ナオ、バッファフル判断部は、バッファへのデータ格納
が満杯になった場合には、新しい命令の取り出しを全て
禁止するバッファフル信号ｇを発生する機能を有する。
が満杯になった場合には、新しい命令の取り出しを全て
禁止するバッファフル信号ｇを発生する機能を有する。
またクロックグー）２２ａ〜２２Ｃは下記機能を有する
。
。
例えば先行する分岐命令ｌが分岐成功であった場合には
、分岐判断及びバッファフル判断部２４は分岐命令３の
Ｂステートで記憶制御部２１に対してキャンセル信号ｄ
を送出し、先取り中止を通知するが、この時点では既に
記憶制御部２１よりバッファＩＤ信号ｆと先取り命令が
送られてきており、これ等がバッファＡＳＢ、 Ｃ（１
１〜１３）に格納される恐れがあり、これを阻止するだ
めのものである。
、分岐判断及びバッファフル判断部２４は分岐命令３の
Ｂステートで記憶制御部２１に対してキャンセル信号ｄ
を送出し、先取り中止を通知するが、この時点では既に
記憶制御部２１よりバッファＩＤ信号ｆと先取り命令が
送られてきており、これ等がバッファＡＳＢ、 Ｃ（１
１〜１３）に格納される恐れがあり、これを阻止するだ
めのものである。
すなわち、クロックゲート２２ａ〜２２Ｃの一方の入力
条件信号として、分岐判断・バッファフル判断部２４か
ら供給させるＥステート分岐不成功信号ｅが与えられ、
分岐成功であった場合は該クロックグー）２２ａ〜２２
Ｃは開放せず、上記の目的が達成される。
条件信号として、分岐判断・バッファフル判断部２４か
ら供給させるＥステート分岐不成功信号ｅが与えられ、
分岐成功であった場合は該クロックグー）２２ａ〜２２
Ｃは開放せず、上記の目的が達成される。
以上説明したごとく本発明によれば、分岐命令が連続し
、先取りされた分岐先命令を保持するバッファに空きが
無くなった場合にも、パイプライン処理の流れにインタ
ーロックをかける必要がなく命令が先取りがなされ、処
理の高速化が達成される。
、先取りされた分岐先命令を保持するバッファに空きが
無くなった場合にも、パイプライン処理の流れにインタ
ーロックをかける必要がなく命令が先取りがなされ、処
理の高速化が達成される。
第１図は本発明の先行制御方式の原理説明のためのパイ
プライン制御のタイムチャート、第２図は分岐命令１．
２．３が全部不成功の場合のパイプライン制御のタイム
チャート、第３図は分岐命令１．２が不成功で分岐命令
３が分岐成功の場合のパイプライン制御のタイムチャー
ト、第４図は本発明の先行制御方式が適用されるンステ
ムの一構成例を示す図、第５図は従来例の先取り命令制
御部のシステム構成図、第６図は分岐命令１．２．３が
連続する場合の従来のパイプライン制御のタイムチャー
トである。 １ａ・・・・・分岐命令１の先取り要求、１ｂ・・・・
・・分岐命令１による先取り命令、１ｃ・・・・・・分
岐命令１の分岐判断、２ａ・・・・・・分岐命令２の先
取り要求、２ｂ・・・・・・分岐命令２による先取り命
令、３ａ・・・・・・分岐命令３の先取り要求、３ｂ・
・・・・・分岐命令３の先取り命令、４・・・・・・キ
ャンセル（ＣＡＭＣＢＬＬ）信号、５〜７・・・・・・
バッファＩＤ保持用レジスタ、８・・・・・・バッファ
ＩＤ選択ゲート、９ａ１９ｂ、９ｃ・・・・・・記憶制
御部に送られるバッファＩＤ信号、ｌｌ−１３・＝−ハ
フ ７ ｙ Ａ−ＣＳ１４〜１６・・・・・・アドレス
レジスタａ−ｃ、１７〜１９・旧・・バッファＤ−Ｆ、
、２０・・・・・・アドレス計算部、２１・・・・・・
記憶制御部、２２ ａ 、 ２２ ｂ 、 ２２ ｃ・
・・・・・クロックゲート、２３・・・・・・加算器、
２４・・・・・・分岐判断・バッファフル判断部、２５
・・・・・・命令の先取りアドレスを保持するレジスタ
、２６〜２９・・目・・セレクタゲート代理人 弁理士
水量 崇 φ
プライン制御のタイムチャート、第２図は分岐命令１．
２．３が全部不成功の場合のパイプライン制御のタイム
チャート、第３図は分岐命令１．２が不成功で分岐命令
３が分岐成功の場合のパイプライン制御のタイムチャー
ト、第４図は本発明の先行制御方式が適用されるンステ
ムの一構成例を示す図、第５図は従来例の先取り命令制
御部のシステム構成図、第６図は分岐命令１．２．３が
連続する場合の従来のパイプライン制御のタイムチャー
トである。 １ａ・・・・・分岐命令１の先取り要求、１ｂ・・・・
・・分岐命令１による先取り命令、１ｃ・・・・・・分
岐命令１の分岐判断、２ａ・・・・・・分岐命令２の先
取り要求、２ｂ・・・・・・分岐命令２による先取り命
令、３ａ・・・・・・分岐命令３の先取り要求、３ｂ・
・・・・・分岐命令３の先取り命令、４・・・・・・キ
ャンセル（ＣＡＭＣＢＬＬ）信号、５〜７・・・・・・
バッファＩＤ保持用レジスタ、８・・・・・・バッファ
ＩＤ選択ゲート、９ａ１９ｂ、９ｃ・・・・・・記憶制
御部に送られるバッファＩＤ信号、ｌｌ−１３・＝−ハ
フ ７ ｙ Ａ−ＣＳ１４〜１６・・・・・・アドレス
レジスタａ−ｃ、１７〜１９・旧・・バッファＤ−Ｆ、
、２０・・・・・・アドレス計算部、２１・・・・・・
記憶制御部、２２ ａ 、 ２２ ｂ 、 ２２ ｃ・
・・・・・クロックゲート、２３・・・・・・加算器、
２４・・・・・・分岐判断・バッファフル判断部、２５
・・・・・・命令の先取りアドレスを保持するレジスタ
、２６〜２９・・目・・セレクタゲート代理人 弁理士
水量 崇 φ
Claims (1)
- 【特許請求の範囲】 命令をパイプライン方式で処理する計算機システムであ
って、該システム中には、記憶装置から取り出された命
令群を保持するバッファ群と、パイプライン制御中に分
岐命令が投入された場合に分岐先命令の先取りを行う命
令先取り手段と、該先取りされた分岐先命令を上記バッ
ファ群に保持する手段とを設けた計算機システムにおい
て、 分岐命令が連続し、先取りした命令を保持するバッファ
群にデータ格納のための空きが無くなった場合には、 先行する分岐命令の処理状態を確認し、該先行する命令
がインターロック状態でなければ、該先行する分岐命令
の分岐先命令が格納されているバッファを選択して、新
たな分岐先命令の先取りを行わせることを特徴とする先
行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24089588A JPH0290326A (ja) | 1988-09-28 | 1988-09-28 | 先行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24089588A JPH0290326A (ja) | 1988-09-28 | 1988-09-28 | 先行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290326A true JPH0290326A (ja) | 1990-03-29 |
Family
ID=17066282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24089588A Pending JPH0290326A (ja) | 1988-09-28 | 1988-09-28 | 先行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9732665B2 (en) | 2013-06-20 | 2017-08-15 | Toyota Jidosha Kabushiki Kaisha | Compression ignition internal combustion engine |
-
1988
- 1988-09-28 JP JP24089588A patent/JPH0290326A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9732665B2 (en) | 2013-06-20 | 2017-08-15 | Toyota Jidosha Kabushiki Kaisha | Compression ignition internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3981378B2 (ja) | データ処理装置におけるパイプライン間の同期 | |
| US6088788A (en) | Background completion of instruction and associated fetch request in a multithread processor | |
| JPS63136138A (ja) | 情報処理装置 | |
| JPH0115093B2 (ja) | ||
| JPS621032A (ja) | 情報処理装置 | |
| JP2560988B2 (ja) | 情報処理装置および処理方法 | |
| KR930000097B1 (ko) | 데이타 처리장치 | |
| US5978905A (en) | Program translating apparatus and a processor which achieve high-speed execution of subroutine branch instructions | |
| JPH0348536B2 (ja) | ||
| JPH0348537B2 (ja) | ||
| JPS63317828A (ja) | マイクロコ−ド読み出し制御方式 | |
| JP3469469B2 (ja) | 情報処理装置 | |
| JPH0743648B2 (ja) | 情報処理装置 | |
| JPH02287626A (ja) | パイプライン方式の分岐命令制御装置 | |
| JPS60107141A (ja) | プランチ制御方式 | |
| JPH0290326A (ja) | 先行制御方式 | |
| US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
| US6601162B1 (en) | Processor which executes pipeline processing having a plurality of stages and which has an operand bypass predicting function | |
| US6789185B1 (en) | Instruction control apparatus and method using micro program | |
| JP2001166934A (ja) | 命令フェッチ制御装置 | |
| JP2814683B2 (ja) | 命令処理装置 | |
| JPH10283178A (ja) | 命令を発行するための方法及びシステム | |
| JPH04220722A (ja) | パイプライン処理装置 | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| JP2812615B2 (ja) | 命令バッファ回路制御方式 |