JPH028907A

JPH028907A - 処理制御装置

Info

Publication number: JPH028907A
Application number: JP15888088A
Authority: JP
Inventors: Hideki Asano; 秀樹浅野
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1988-06-27
Filing date: 1988-06-27
Publication date: 1990-01-12
Anticipated expiration: 2012-03-19
Also published as: JP2591076B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、工場、プロセス等の制御対象に設置される各
種計測器等からのアナログ信号を受信してディジタル信
号に変換し、制御演算を行ってアナログ信号に戻して制
御対象に与える処理制御装置に関し、その高速処理を図
るものである。

〈従来の技術〉制御対象に設置される処理制御装置の構成概念を第５図
に表わす。

この図は、制御対象Ｆよりアナログ信号を入力してアナ
ログ・ディジタル変換し、制御プログラムＰにより制御
演算を施してこの演算結果をディジタル・アナログ変換
し、制御対象Ｆに出力するソフトウェア構成を表わす。

即ち、タイマｔが一定周期毎にオペレーティング・シス
テムＯ８に割り込みを発生すると（ａ）、オペレーティ
ング・システムＯ８はこの割り込み発生を制御プログラ
ムＰに通知する（ｂ）。

制御プログラムＰは制御対ｆｆｉ　Ｉ”の状態を知るた
め、アナログ・ディジタル変換器１に対して、Ｏ８、ア
ナログ・ディジタル変換器１の駆動プログラム（ドライ
バ）１１）を経由して起動をかける（ｃ、ｄ、ｅ）。

ドライバＩＤによりアナログ・ディジタル変換器１が起
動して制御対象Ｆからアナログ信号が与えられ、アナロ
グ・ディジタル変換が行われてドライバＩＤ−０３を介
して制御プログラムＰに変換値が送信される（ｆ、ｇ、
ｈ）。

制御プログラムＰではＰＩＤ演′演算の制御演算が行わ
れ、この演算結果はＯ８、ディジタル・アナログ変換器
２の駆動プログラム（ドライバ）２Ｉ）を介してディジ
タル・アナログ変換器２へ送られ、更に制御対象１”に
与えられる（ｉ、、ｊ、ｋ）。

ディジタル・アナログ変換器２からの出力完了通知につ
いても経路１．ｍ、ｎを通ってＯ８、制御プログラムＰ
に報告される。

このようにして制御動作が行われている。

〈発明が解決しようとする課題〉上記のような従来の処理制御装置では、オペレーティン
グ・システムＯ８が主体となって制御を実行しているた
め、オーバー・ヘッド（ａ〜ｎ）が大きく、制御動作を
これ以上早めることはできなかった。

本発明は、オーバー・ヘッドを少なくして制御動作を速
めることを課題とし、処理制御装置における高速動作を
実現することを目的とする。

く課題を解決するための手段〉本発明は、高速処理が指定された際にオペレーティング
・システムＯ８を介さずに直接制御プログラムが動作す
るようにしたものであり、その構成は次の通りである。

即ち、本発明は、オペレーティング・システムに割り込
み信号か与えられて制御プログラムを起動し、前記オペ
レーティング・システムを介して制御対象のアナログ信
号をディジタル信号に変換するアナログ・ディジタル変
換器の駆動プログラムを起動し、得られたディジタル信
号を用いて制御演算を行い、前記オペレーティング・シ
ステムを介して制御演算結果をアナログ信号に変換する
ディジタル・アナログ変換器の駆動プログラムを起動し
て前記制御対象へ制ｔｎ信号を出力する処理制御装置に
おいて、高速処理要求が与えられた際に、割り込み処理
のアドレスが格納されるアドレス・テーブルの先頭位置
に前記制御プログラムの先頭アドレスを書き込み、前記
制御プログラムが直接前記アナログ・ディジタル変換器
及び前記ディジタル・アナログ変換器とデータの授受を
行うことを特徴とする処理制御装置である。

く作用〉本発明の処理制御装置は一高速処理要求が与えられると
、割り込み処理のアドレスを指定するアドレス・テーブ
ルの先頭位置を制御プログラムの先頭アドレスに書き換
え、直ちに制御プログラムを起動し、オペレーティング
・システムＯ８の介在なしに制御対象と直接データの授
受を行う。

〈実施例〉はじめに、第２図（ａ）、（ｂ）を用いて本発明装置の
動作概念を説明する。

第２図（ａ）、（ｂ）は本発明装置のソフトウェア構成
図である。

第２図（ａ）は従来の処理制御装置のソフトウェア構成
である。

ドライバＩＤ、２１）の上位にＯ８、全体を制御するベ
ーシック・プログラムＢＰ、アセンブラで書かれた制御
プログラムＰ及びその他アプリケーション・プログラム
ＡＰがメモリ上に設定される。

このソフトウェア構成により、通常、オペレーティング
・システムＯ８に外部クロックの形で割り込みがかかる
と、Ｏ８はＣＰＵ内のアドレス・テーブルＡＴを参照す
る。

アドレス・テーブルＡＴには割り込み処理ルーチンの先
頭アドレス即ちアナログ・ディジタル変換器１の駆動プ
ログラム（ドライバ）ＩＤの開始アドレスが格納されて
おり、これに従って上述したような通常の割り込み処理
を実行する。

第２図（ｂ）は、本発明の処理制御装置のソフトウェア
構成である。

即ち、制御プログラムＰはシステムのメモリ上にロード
された状態での構成は第２図＜ａ）と同様にベーシック
・プログラムＢＰの上位に位置している。

この状態で高速処理が指定された場合、制御プログラム
Ｐはアドレス・テーブルＡＴの内容を割り込み処理ルー
チンの先頭アドレスがこの制御プログラムＰ自信の先頭
アドレスになるように書き換え、タイマ上側り込みｐが
アナログ・ディジタル変換器１に直接与えられるように
する。

従って、メモリ上にロードされているそれぞれのプログ
ラムの位置は不変であっても、割り込みがかかると、見
かけ上、制御プログラムＰがドライバＩＤ、２Ｄの位置
と置き代わった構成となる。

そして、外部の割り込みクロック（タイマｔ）Ｐが与え
られると、この割り込み信号Ｐはアナログ・ディジタル
変換器１の起動信号となる。

アナログ・ディジタル変換終了後、変換終了信号ｑかオ
ペレーティング・システムＯ８に与えられ、Ｏ８はアド
レス・テーブルＡＴを参照して制御プログラムＰを起動
する。制御プログラムＰはドライバＬＤ、２Ｄに代わっ
て直接アナログ・ディジタル変換器１よりデータを収集
し、制６１演算を行ってディジタル・アナログ変換器２
より制御対象へデータを出力する。

尚、上記削り込み処理以外の種々の処理については、第
２図（ａ）に示したように、Ｏ８の上位にベーシック・
プログラムＢＰ、制御プログラムＰ、アプリケーション
・プログラムＡＰか位置している状態の方が制御に都合
が良い。

通常ルーチンと割り込み処理ルーチンをフローチャート
に表したのが第３図（ａ）、（ｂ）である。

第３図（ａ）は通常ルーチンであり、通常状態で動作し
ていベーシック・プログラムＢＰに高速処理が指定され
ると、制御プログラムＰが働いてアドレス・テーブルＡ
′Ｆを書き換える。

そして、更にオペレーティング・システムＯ８に割り込
みタロツクかかかると第３図（ｂ）の割り込み処理が開
始する。

割り込み処理即ち制御プログラムＰの処理は、上記した
ように、アナログ・ディジタル変換器１からデータを読
み出して制御演算を施し、ディジタル・アナログ変換器
２から制御対象へ信号を送出する。制御を終了すると、
アドレス・テーブルＡＴを復Ｉ＋１する。

第４図は本発明の処理制御装置の動作レベルを表わすタ
イムチャートであり、高速処理が指定された際、ベーシ
ック・プログラムＢＰ動作中に割り込みとして外部クロ
ックが与えられるとアナログ・ディジタル変換動作を行
い、変換終了信号により動作レベルか−（３−ＯＳレベ
ルとなり、更に制御プログラムＰ実行レベルとなる。制
御プログラムＰか終了すると再びベーシック・プログラ
ム実行レベルとなる。

第１図に本発明を実施した処理制御装置の構成概念を表
わす。

本発明の特徴部は、ＣＰ　ＬＪ等（図示せず）から高速
処理が指定された際に、スイッチＳＬ、Ｓ２＋ｓ３．ｓ
４．ｓ５．ｓ６か通常処理状態Ｎから高速処理状態Ｈに
切り換わる点である。

これらのスイッチ群は、アドレス・デープルＡ′ｆ′書
き換えにより制御され、あたかも通常の場合はＮ　ｆｌ
ｌｌｌ、高速処理の割り込みかかかるとＨｆｌｌに切り
換えられるようにみえる。

スイッチ群かＮ側の場合は第５図に示した従来例と同一
の動作である。

高速処理が指定されて制御プログラム■〕かアドレス・
テーブルＡ　Ｔ’を書き換えると、スイッチ群は高速処
理状ｉＨ側に切り換わる。

即ち、スイッチ群が１（側の場合、タイマｔの割り込み
ｐがアナログ・ディジタル変換器１に与えられ、アナロ
グ・ディジタル変換を開始する。この時点でアナログ・
ディジタル変換器１はＯ８、ドライバＩＤを介さないで
変換動作を開始し、変換終了信号はタイマ割り込みｑと
してＯ８に与えられる。

この変換終了信号によりＯ８は制御プログラムＰを起動
し、制御プログラムＰはアナログ・ディジタル変換器１
より変換データを収集する。

制御プログラムＰはデータ収集後、ＰＴＤ演ユ等の制御
演算を実行し、演算終了後、ディジタル・アナログ変換
器２を起動してこの演算結果（ディジタル信号）を送（
ｉする。

ディジタル・アナログ変換器２は変換動作を開始して制
御対象へアナログ信号を送１８シ、送信を完了すると、
完了信号を制御プログラムＰへ送信する。

これにより、制御プログラムＰは１周期の制御処理完了
信号をＯ８へ通知するとともに、アドレス・テーブルＡ
Ｔを元の状態に書き換える。

以上のように、ＷＩＪり込みがかかつて高速処理を開始
すると、Ｏ８、ドライバの介在なしに制御プログラムが
直接データを収集かつ送信するので、高速処理を実現で
きる。

〈発明の効果〉以上述べたように、本発明の処理制御装置によれば、各
種のプログラム間のオーバー・ヘッドを少なくして制御
動作を速めることができ、処理制御装置における高速制
御を実現することができる。

【図面の簡単な説明】

第１図は本発明を実施した処理制御装置の構成概念図、
第２図（ａ）、（ｂ）は本発明装置のソフトウェア構成
を表わす図、第３図（ａ）、（ｂ）は本発明装置の動作
を表わすフローチャート、第４図は本発明装置の動作レ
ベルを表わす図、第５図は従来の処理制御装置の動作を
説明するための図である。Ｐ・・・制御プログラム、ｔｌ・・・タイマ、Ｏ８・・
・オベレーテインク・システム、ＢＰ・・・ベーシック
・プログラム、ＡＰ・・・アブリゲーション・１０グラム、１・・・ア
ナログ・ティジタル変換器、２・・・ディジタル・アナ
ログ変換器、ＩＤ・・・アナログ・ディジタル変換器ド
ライバ、２Ｄ・・・ディジタル・アナロク変換器ドライ
バｓｌ、ｓ２．ｓ３．ｓ４．ｓ５．ｓ６・・・スイッチ
。第２　図図ＢＰへＪ［１８Ｐへ

Claims

【特許請求の範囲】

（１）オペレーティング・システムに割り込み信号が与
えられて制御プログラムを起動し、前記オペレーティン
グ・システムを介して制御対象のアナログ信号をディジ
タル信号に変換するアナログ・ディジタル変換器の駆動
プログラムを起動し、得られたディジタル信号を用いて
制御演算を行い、前記オペレーティング・システムを介
して制御演算結果をアナログ信号に変換するディジタル
・アナログ変換器の駆動プログラムを起動して前記制御
対象へ制御信号を出力する処理制御装置において、高速
処理要求が与えられた際に、割り込み処理のアドレスが
格納されるアドレス・テーブルの先頭位置に前記制御プ
ログラムの先頭アドレスを書き込み、前記制御プログラ
ムが直接前記アナログ・ディジタル変換器及び前記ディ
ジタル・アナログ変換器とデータの授受を行うことを特
徴とする処理制御装置。