JPH0287663A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH0287663A
JPH0287663A JP24145788A JP24145788A JPH0287663A JP H0287663 A JPH0287663 A JP H0287663A JP 24145788 A JP24145788 A JP 24145788A JP 24145788 A JP24145788 A JP 24145788A JP H0287663 A JPH0287663 A JP H0287663A
Authority
JP
Japan
Prior art keywords
type
region
layer
silicon layer
type buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24145788A
Other languages
English (en)
Other versions
JP2712375B2 (ja
Inventor
Kazutoshi Kamibayashi
和利 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63241457A priority Critical patent/JP2712375B2/ja
Publication of JPH0287663A publication Critical patent/JPH0287663A/ja
Application granted granted Critical
Publication of JP2712375B2 publication Critical patent/JP2712375B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に電気的配線および
抵抗を有する半導体集積回路に関する。
〔従来の技術〕
従来、集積回路に使用する配線および抵抗は半導体基板
上もしくは前記半導体基板上に設けたエピタキシャル層
上に形成されていた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路は、電気的配線もしくは
抵抗を半導体基板表面に形成している為、微細化が進ん
でいる集積回路の製造に対し、大きな障害となる欠点を
有している。
また、半導体基板の表面に設けた電気的配線もしくは抵
抗領域の増大により、集積回路が微細化できず、その結
果半導体チップの面積が大きくなり製造歩留も低下させ
るという問題点がある。
〔課題を解決するための手段〕
本発明は半導体集積回路の微細化を行う為に、従来は表
面に形成されていた電気的配線や抵抗の一部をエピタキ
シャル層内に形成して半導体チップの面積を縮小してい
る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の一実施例の製遣方法を
説明するための工程順に示した半導体チップの断面図で
ある。
まず、第１図（ａ）に示すように、不純物濃度１０　”
−１０１６ｃｍ−’のＰ型半導体基板１に配線パターン
又は抵抗層パターンを有し、不純物濃度が５　Ｘ　１．
０　”〜５　Ｘ　］、　Ｏ１９ｃｍ−３程度のＰ＋型埋
込領域２を形成する。次に、Ｐ＋型埋込領域２を含む表
面に不純物濃度１０１３〜１０１７ｃｍ−３程度のＰ型
エピタキシャル領域３を形成し、Ｐ型エピタキシャル領
域３の表面に酸化Ｍ４を形成する。次に、Ｐ４型埋込領
域２に達する開口部５ａ、５ｂを選択的に設ける。
次に、第１図（ｂ）に示すように、ヒドラジン液を用い
てＰ＋型埋込領域２のみを選択的にエツチングして除去
し、開口部５ａ、５ｂ及びＰ４型埋込領域を除去した空
洞の壁面を−・様に酸化して酸化膜６を形成し、多結晶
シリコン層７を開口部５ａ、５ｂ及び前記空洞内に充填
してＮ型不純物もしくはＰ型不純物を拡散し、開口部５
ａ、５ｂの上面の多結晶シリコン層７の上に選択的に電
極８ａ、、８ｂを形成し、多結晶シリコン層７を配線も
しくは抵抗として使用する。
〔発明の効果〕
以上説明したように本発明は電極配線の一部および抵抗
をエピタキシャル層内に形成することにより、半導体チ
ップの表面積を５％〜２０％程度縮小でき、高集積化さ
れた半導体集頂回路を実現できるという効果を有する。
また半導体チップの寸法を小さくできるため、半導体チ
ップの製造歩留りも向上させることができるという効果
を有する。
【図面の簡単な説明】
第１図（ａ＞、（ｂ）は本発明の一実施例の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。 １・・・Ｐ型半導体基板、２・・・Ｐ＋型埋込領域、３
・・・Ｐ型エピタキシャル領域、４・・・酸化膜、５ａ
５１）・・・開口部、６・・・酸化膜、７・・・多結晶
シリコン層、８ａ、８ｂ・・・電極。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に設けたエピタキシャル成長層と、前記エ
    ピタキシャル成長層内に縦・横に設けた多結晶シリコン
    層と、前記多結晶シリコン層と前記エピタキシャル成長
    層との界面に設けて前記多結晶シリコン層を絶縁する絶
    縁層とを有し、前記多結晶シリコン層を配線もしくは抵
    抗として使用することを特徴とする半導体集積回路。
JP63241457A 1988-09-26 1988-09-26 半導体集積回路の製造方法 Expired - Lifetime JP2712375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63241457A JP2712375B2 (ja) 1988-09-26 1988-09-26 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241457A JP2712375B2 (ja) 1988-09-26 1988-09-26 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH0287663A true JPH0287663A (ja) 1990-03-28
JP2712375B2 JP2712375B2 (ja) 1998-02-10

Family

ID=17074599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241457A Expired - Lifetime JP2712375B2 (ja) 1988-09-26 1988-09-26 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP2712375B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54156490A (en) * 1978-05-31 1979-12-10 Toshiba Corp Forming method of current path in semiconductor
JPS6010754A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54156490A (en) * 1978-05-31 1979-12-10 Toshiba Corp Forming method of current path in semiconductor
JPS6010754A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2712375B2 (ja) 1998-02-10

Similar Documents

Publication Publication Date Title
US3954523A (en) Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
US4290831A (en) Method of fabricating surface contacts for buried layer into dielectric isolated islands
JPS6159852A (ja) 半導体装置の製造方法
US4149177A (en) Method of fabricating conductive buried regions in integrated circuits and the resulting structures
JPH0287663A (ja) 半導体集積回路の製造方法
JPS6074665A (ja) 半導体装置の製造方法
JPS63199454A (ja) 半導体装置
JPS5834943A (ja) 半導体装置の製造方法
JPS61265867A (ja) 半導体装置
JPS60144961A (ja) 半導体集積回路
JPS6031107B2 (ja) 半導体集積回路装置
JPH02278736A (ja) 半導体装置
JPS63177547A (ja) 半導体装置
JPS59198768A (ja) ツエナ−ダイオ−ド
JPS5982760A (ja) 相補型半導体集積回路装置
JPH01217972A (ja) 半導体集積回路
JPH03157935A (ja) 半導体集積回路
JPS61176147A (ja) 半導体装置の製造方法
JPS62293769A (ja) 半導体装置の製造方法
JPH02234453A (ja) 半導体装置の製造方法
JPH05283617A (ja) 半導体装置およびその製造方法
JPS61150267A (ja) 半導体装置
JPH04127576A (ja) 電圧標準ダイオード
JPH01223740A (ja) 半導体集積回路の製造方法
JPH01186677A (ja) 半導体装置