JPH0284813A - 電気的負荷への電力供給を制御する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 えた電源制御回路に関する。さらに詳しくは本発明は、
誘導性負荷の電力供給の制御のための回路であって、そ
の附属の検出装置がこの誘導性負荷の短絡の起りかけを
監視しこれに応答して修正作用をトリガせしめて、たと
えば負荷の短絡またはこの負荷に接続されたユニットの
誤作動の発生を妨げるものである。

自動車搭載の電子機器においては各覆のアクチュエータ
にこのような誘導性負荷が含まれている。

そのような例としては、燃料噴射装置の巻線であるとか
、自動車の車輪のためのアンチロッキング装置内におけ
る制動流体の圧力を変える電磁弁の巻線などかあげられ
る。さらにまた、誘導性１次点火回路の巻線もあげるこ
とができよう。

自動車という環境下においてこのような誘導性負荷を制
御する回路は屡々たとえば自動車を運転不能とするよう
な誘導性負荷の偶発的な短絡または接続の断の検知を可
能にする診断装置をそなえている。この検知はたとえば
安全確保のためになされるものである。このような診断
装置は負荷の端子間にあられれる電圧を監視して、たと
えば短絡の発生を検知し、これにより適宜の修正作用ま
たは警報作用をトリガするのである。

自動車が干渉が多く生ずる環境であることを考え、負荷
端子からひろいあげられた電圧はフィルタにかけて使え
るようにし、それからこのフィルタにかけた信号を基準
電圧と比較するのである。

フィルタを通った信号が基準電圧以下である時は、比較
装置は負荷の短絡状態をあらわす信号の供給をトリガす
る。

添付図面の第１図は従来における誘導性負荷を有するア
クチュエータの電力供給を制御する回路を示すものであ
る。この回路は出力トランジスタ１を包含する。この出
力トランジスタ１はそのベース５を制御され、そのコレ
クタとアースとの間で、この出力トランジスタのエミッ
ターコレクタ回路に直列に接続された誘導性負荷２への
電力供給を開始せしめる。図示の回路では、電力供給電
圧＋Ｖｂａｔは自動車のバッテリーにより供給される。

上述かられかるように、フィルタ３たとえばローパス容
量性フィルタは誘導性負荷２と出力トランジスタ１のコ
レクタとに共通の端子から電圧を得て、この信号を、フ
ィルタ３から得た信号を用いるように設計された制御ユ
ニット４の入力Ｅに印加する前に、この信号から干渉分
を取り除くのである。制御ユニット４はまたこの出力ト
ランジスタのベースに接続された端子Ｓを介するアクチ
ュエータ制御サブ回路５への出力トランジスタの導通を
制御する。

制御ユニットがこの導通をトリガする時、ローパスフィ
ルタ３のコンデンサＣは成る一定の時定数で放電を開始
する。第３図のＡでは出力トランジスタｌの制御信号Ｉ
ｔｓが制御ユニットによってＳで出力するのを示し、Ｂ
ではコンデンサ端子における電圧ｖＥを示している。ｖ
Ｅが制御ユニット４によって発生せしめられた基準電圧
値ｖｒｅｆに達しこの電圧ｖｒｅ４をろ波した後負荷２
の端子における電圧との比較からこの負荷の短絡の有無
を引き出す瞬間Ｔまで、この比較は意味のあるものとは
ならない。何故ならば負荷端子における電圧は短絡のな
い時でも常にｖｒｅｆより低いからである。

従って、瞬間Ｔに至るまでの短絡情報を考慮に入れるこ
とを制御ユニットで妨げる装置を提供することが必要で
ある。

これを果すためには、アナログまたはディジタル装置に
よってフィルタの出力信号の遅延を発生せしめることを
考えることが可能である。制御ユニットが従来のように
マイクロプロセッサを包含するのであれば、この遅延は
マイクロプロセッサによってカウントを開始されるパラ
レルローデツドカウンタによって得られる。ところで、
上述のような推定とすると、負荷端子における電圧信号
もまたディジタル装置によってろ過される。

ディジタル遅延を得るために必要なマスキングロジック
はそれが高価であるという欠点を有する。

事実、発生せしめようとする遅延は２００μＢ程度の値
に達し得るものであり、２μＳのレゾリエーションのた
めにはパラレルローデツド７ビツトカウンタを用いてプ
ログラマブルとすることを包含する。

この要求のためにはさらに７ビツトレジスタおよび関連
論理回路の存在が要求される。このアセンブリはひとつ
のカウンタ当り約２００個のＭＯＳ　）ランジスタの集
積を必要とし、従ってコストが高くなる。

しかしながらこのような解決策は、負荷の短絡を検知す
ることができない機関の減縮を可能とするものではない
。上述から明らかなように、発生せしめられた遅延は実
際上２００μＳ程度でなければならない一方、経験によ
れば１００μ８以上考慮に入れられない負荷の短絡は、
この負荷の電力供給の制御回路の安全性に影響を与える
こととなる。

従って本発明の目的は、負荷の短絡を検知する装置を包
含し、この装置で負荷の短絡を観察できない時間を最小
限度にすることを可能にする装置をこの装置に設けたこ
とを特徴とする、電気負荷への電力供給を制御する回路
を提供するにある。

本発明の他の目的は、上述のディジタルマスキング装置
の価格より安い集積回路を提供することにある。

本発明の別の目的は、負荷の短絡を検知する装置の特性
が、負荷の端子間においてサンプリングした電圧から干
渉を取除くのに用いるフィルタの特性とは関係のないも
のであることを特徴とする上述の装置を提供することに
ある。

本発明の上尋の目的および後述するその他の目的は、電
気的負荷の端子においてサンプリングし容量性フィルタ
を通した電圧を基準電圧と比較することによって前記電
気的負荷の短絡を検知する装置をそなえた、電気的負荷
への電力供給を制御する回路において、前記電気的負荷
のスイッチングオンによって作動せしめられ前記フィル
タのコンデンサを予充電してこのコンデンサの出力に前
記基準電圧に実質的に等しい電圧をまず確立する装置を
包含し、この装置による前記コンデンサの充電の時定数
を、前記電気的負荷の供給電圧だけによる前記コンデン
サの充電に対応する時定数よりも短くしたことを特徴と
する回路によって達成される。

上述の予充電装置は前記フィルタのコンデンサを予充電
電圧源に接続する接続トランジスタと前前記電気的負荷
がスイッチングオンしている時前記接続トランジスタの
導通をトリガする論理サブ回路とを包含する。

本発明回路のひとつの実施例においては、基準電圧と負
荷端子間でサンプリングした電圧との比較は入力にそれ
ぞれの電圧を供給された比較器によってなされる。論理
サブ回路はひとつの論理ＡＮＤゲートを包含し、そのふ
たつの入力はそれぞれ比較器の出力と所定持続時間のヴ
アリデイシロン信号源とに接続され、このＡＮＤゲート
の出力は接続トランジスタの制御ピンに供給される。

以下本発明を添付図面に例示したその好適な実施例につ
いて詳述する。

第２図には第１図に示す従来回路の各種素子を用いた本
発明の回路を示す。第１図および第２図において同じ符
号は同一または類似の装置を示している。

第２図において、出力トランジスタ１は負荷２の電力供
給を制御する。この出力トランジスタｌはＭＯＳ型のト
ランジスタか、またはエミッタを電力供給源のプラス極
に接続したＰＮＰ型トランジスタの形とした図示のバイ
ポーラ型のものとすることができる。自動車エレクトロ
ニクスにおいては、この電力供給源はバッテリーであっ
て、従って”　ｖｂｉｔの電圧を供給するものである。

負荷２すなわち典型的には自動車エレクトロニクスにお
ける誘導性巻線はこの場合アクチュエータの一部、たと
えば流体の流量または圧力を変える電磁弁である。この
ような電磁弁は所定時間に液体燃料の供給を開始したり
、この液体燃料の供給を所定時間に断ったりすることが
できる。

安全性確保の理由からこのようなアクチュエータの正し
い作動をモニタし、その巻線の断線または短絡を検知す
ることが必要である。

短絡の検知のためには、上述のように従来は負荷２の端
子における電圧をサンプリングしこれを基準電圧ｖｒｅ
ｆと比較する装置を用いている。このサンプリングした
電圧がｖｒｅｆ以下となると、負荷が短絡していると推
定される。するとこの装置は信号を発し、これが制御ユ
ニット４で処理され修正作用をトリガするのである。

制御ユニットは典型的には、ひとつまたはそれ以上のマ
イクロプロセッサ、メモリおよびインターフェースを包
含し、これらによりエンジンインティク圧力、エンジン
回転速度、空気温度または冷却液温度などの自動車の機
能に関係する数値をモニタするセンサからの信号を受は
入れるのである。これらの信号は制御ユニット４で処理
され、アクチエエータのための制御信号を発生して、こ
れによりたとえば成る作動パラメータの調節を可能とす
る。このようにして制御ユニット４はその出力Ｓに、誘
導性負荷２が一部分となっているアクチエエータの制御
サブ回路５を介し出力トランジスタ１の導通、非導通を
トリガする信号を生ずる。

自動車エレクトロニクスにおいては、環境がことに大き
く乱されるものである。従って短絡装置検知は、干渉針
がろ別されてしまつており負荷の端子における電圧だけ
を示す信号を供給されなければならない。このため、従
来はローパス容量性フィルタ３を用いていた。これはた
とえばコンデンサＣと抵抗Ｒ２とを包含し、この抵抗Ｒ
１はアースと抵抗Ｒ＋の一方の端子との間に並列に接続
され、抵抗Ｒ１の他方の端子は負荷２と出力トランジス
タ！のコレクタとの共通点に接続される。コンデンサＣ
と抵抗Ｒ，との共通点である点Ｅ′では、干渉に無関係
な電圧信号が得られ、これが比較器６で電圧Ｖｒｅｆと
比較されて負荷の短絡の存在を検知するのである。

アクチュエータコントロール５と出力トランジスタ１と
により制御ユニットが負荷の電力供給をトリガすると、
この電力供給は抵抗Ｒ１を介しコンデンサＣの充電をも
生じさせ、抵抗Ｒ４およびＲオとコンデンサＣの値によ
り一定の時定数が決定される。

第１図に示した従来回路で何が起るかを第３図のグラフ
Ｂについてたしかめるに、このグラフでは負荷２を１＝
０で制御ユニット４の出力Ｓで供給される信号Ｖｓでト
リガされるスイッチオンから始まって、この回路のフィ
ルタの出力Ｅにおける電圧の変化が示されており、点Ｅ
′における電圧は瞬間Ｔでｖｒｅｆに達するまで増大し
続ける。このｖｒｅｆで第１図の回路の制御ユニット４
はフィルタを通った電圧を比較し、この電圧がＹｒｅｆ
をこえる場合には負荷の短絡の不存在を推定するのであ
る。

瞬間Ｔまでは、フィルタを通った電圧はｖｒｅｆ以下の
ままであり、検知装置はこの状態を、負荷短絡不存在で
あっても本当に短絡が生じたことに由来する状態と混同
してしまう。

このような誤検出を回避するために、検出装置によって
与えられる情報のマスキングを瞬間Ｔまでなさねばなら
ない。これを果たすためには、本明細書序文で述べたよ
うなアナログ遅延またはディジタルマスキング装置を用
いることができる。後者は高価であって、しかも瞬間Ｔ
までは意味のある情報を与ルることができないという検
知装置の問題点を解決するものではない。

さて、もし負荷が瞬間１＝０において既に短絡している
か、または１＝０とｔ＝Ｔとの間に短絡が生ずるかする
としたら、第１図の回路の検知装置はマスキングのため
瞬間Ｔ以前にはこの短絡を示すことが出来ない。

自動車エレクトロニクスにおいては、２００μＳ程度の
数値は、負荷でサンプリングされた電圧信号から干渉を
良好に除去するために必要なフィルタの時定数を考慮に
入れれば、時間間隔（０，Ｔ）として一般に見られる数
値である。

一方、約１００μＳ以上も未修正のままである短絡は回
路に損害を与えることがわかっている。

本発明によれば、このような事態は第２図に示す装置を
そなえた回路の検知装置を設けることによって回避する
ことができる。この装置は負荷の短絡が検知装置によっ
て表示することができない時間間隔を数マイクロ秒だけ
に減じさせることを可能とする。

この装置は、フィルタ３の出力端子に接続トランジスタ
７によって接続された電圧源ｖＤＤを包含する。この接
続トランジスタ７はたとえばＮチャンネルＭＯ８型のも
のとすることができる。このトランジスタのソースはフ
ィルタの出力においてコンデンサＣに接続されており、
ドレンは電圧ｖＤＤに接続されている。ゲートは予充電
制御ロジックサブ回路８の出力によって制御される。こ
のサブ回路は制御ユニット４と比較器６の出力とにそれ
ぞれ接続したふたつの入力９および１０を包含する。

トランジスタ７、サブ回路８および比較器６は制御ユニ
ットと集積化することができ、これによって負荷２のス
イッチングオンオフを出力ピン８を介して制御する単一
の集積回路１１を形成せしめることができる。この回路
の入力ピンＥ′では負荷の端子でサンプリングしたろ過
後の電圧信号を受は取る。この集積回路はもちろん他の
入力端子および／または出力端子を包含し、制御ユニッ
トでモニタのためまたは他の機能の制御のために処理さ
れた信号を受けたり、供給したりするようにすることが
できる。

従って本発明による回路は以下に述べるように作動する
。制御ユニットがその出力ピンＳに、負荷２のスイッチ
オンを指令する信号を供給すると、この制御ユニットは
同時に予充電サブ回路８の入力ピン９に所定の持続時間
Ｔｏのヴァリデイション信号を送る（第３図のグラフＤ
参照）。この信号は論理ＡＮＤゲート１２によって受は
取られる。この論理ＡＮＤゲート１２は比較器６の出力
に点１０で接続した第２の入力を有する。負荷２がスイ
ッチオンされるや否や、比較＠６は高いレベルの論理信
号を供給する。この論理信号は、負荷２の端子における
電圧が、フィルタ３のコンデンサＣの充電の開始ゆえに
ｖｒｅｆよりも低いことを指示する。次いでＡＮＤゲー
ト　は直ちにトランジスタ７の導通をトリガする。この
トランジスタ７は電圧ＹＤＤをコンデンサＣへ印加する
。するとこのコンデンサＣは非常にゆっくりと充電せし
められる。事実、トランジスタ７が導通せしめられた時
このトランジスタの抵抗ＲＤＳＯＮは抵抗Ｒ２およＲ８
に比べて非常に低いいので、電圧源ｖＤＤによるコンデ
ンサの充電の時時定数ＲＤｓｏＮｘＣもまた小さい。

この小さい時定数ゆえに、コンデンサＣは第３図のグラ
フＣに実線で示すように非常に急速に充電する。このグ
ラフＣは回路１１の入力ピンＥ′における電圧Ｖ−変化
を示している。瞬間Ｔ。Ｃには電圧ｖｒｅｆとなる。

負荷２が短絡されてないとすると、電圧ｖＥは増大し続
け、これにより比較器６の出力を低状態に切り換える。

ＡＮＤゲート１２は閉じられ、トランジスタ７の導通が
断たれる。フィルタ３のコンデンサＣの充電は、グラフ
Ｃの実線で示すようにフィルタ３の時定数をもって電圧
＋Ｖｂａｔの効果を得て続行せしめられる。

比較器６の出力は、制御ユニットの入力ピン１３に接続
されている、このようにして瞬間Ｔｏ゜からはこの溶接
ユニットが負荷２の短絡回路の不存在をあらわす、比較
器からの“低”信号を受ける。

負荷がスイッチオンされている時の短絡状態にあるこの
負荷を考えると、瞬間Ｔ　　において点Ｃ Ｅ’ｌこおける電圧はグラフＣの実線に示すように増大
し続けるが、電圧＋Ｖｂａｔがフィルタ３の入力におい
て短絡されるので再び値Ｙｒｅｒ以下に降下するまで減
少する。この減少は比較器の出力を“高”状態に切り変
え、従ってトランジスタ７を再び導通状態にし、コンデ
ンサＣを電圧ｖｒｅｆに再充電し、これにより比較器を
さらに切り替えるようになる。

第３図においてグラフＥは瞬間Ｔ。ＣとＴ、との間の比
較器の切り替えを示す。この切り替えは電圧ｖ６をこれ
ら瞬間の間に値ｖｒｅｆに制御する。これは比較器６に
よるゲート１２とトランジスタ７の回路のループバック
による。しかしながら、ゲート１２の入力９に印加した
持続時間Ｔｏのヴァリデイションパルスの終りではこの
ゲートはトランジスタ７をカットオフする。次いで電圧
ｖＥは減少する。これはコンデンサの放電による。この
コンデンサは負電圧源＋Ｖｂａｔによっても充電され得
ないからである。次いで比較器の出力は安定したやり方
で“高”状態に戻り、負荷の短絡を制御ユニット４に指
示する。

例としてあげられた本発明のひとつの実施例によれば、
ヴァリデイションパルスの持続時間Ｔｏの値は２μｓに
設定される。このようにして本発明によれば、制御ユニ
ットは２μｓの終りに当って負荷の短絡を報告されるこ
ととなる。これは第１図に示した従来回路における対応
する遅延が２００μＳ程度であることに比べると大変な
差である。

本発明による回路の重要かつ有利な特徴は、制御ユニッ
トによる持続時間Ｔｏ（第３図のグラフＤ）のヴァリデ
イションパルスの発生に依存する。後者は負荷の短絡状
態をあらわす信号の比較器による生成をＴｏだけ遅延せ
しめる。Ｔｏの値は、Ｔ　（第Ｃ ３図グラフＣ）すなわち値ｖｒｅｆに達するまで電圧源
ｖＤＤによりコンデンサＣを充電するに要する時間、よ
りも長くなるように選定する。Ｔ　は回路Ｃ １１の外部のフィルタ３のコンデンサＣの関数である。

このコンデンサ３は、回路１１に変更を来たすことなく
、モニタすべきアクチエエータの負荷の変更に適応でき
るものでなければならない。このような変更はたとえば
負荷を合体するアクチュエータの技術的発達からか、ま
たは誘起干渉に対する短絡検出装置の感度の減退から招
来されるものである。この変更は通常設計者の努力によ
る製品の改良から生ずる。ＴｏがＴ　よりも長くなるよ
うＣ にＴｏを適宜選択することにより、アクチエエータおよ
びこれに関連するフィルタの予想し得る発達が何であれ
、この回路１１の特性は固定され、従ってこの回路はフ
ィルタの予想し得る変更に適合せしめることができる。

本発明による制御回路の短絡検知装置の特性はフィルタ
の発達に関係なく、与えられるのである。

回路内に組み込むコンデンサＣの予充電装置は、わずか
ひとつの論理ゲートとひとつのＭＯＳトランジスタとの
集積を要するだけであるので、低コスト・で集積化する
ことが容易に可能である。

マスクされるべき時間間隔Ｔｅｌよ１本発明回路では極
端に短く、本明細書序文で述べたマスキング論理回路で
殆んど完全に間に合うのである。この論理回路は数百側
のＭＯＳ　）ランジスタで構成することができる。従っ
て集積回路の占める面積が相当に節減できる。

本発明による制御回路の安全性および信頼性は第１図の
回路（従来回路）のそれらに比較して大幅に改善される
。何故ならば、短絡検知装置の応答時間が非常に短い値
すなわち上述のｌＯＯμ６という限界値よりもはるかに
短かい値に減するからである。

例をあげるならば、本発明により燃料の供給をカットオ
フする電磁弁のための制御回路では、回路パラメータと
して次の値を選択している。

＋　Ｖｂａｔ＝　１２ボルト ＋ｖＤＤ＝５ボルト Ｃ＝１０ｎＦ Ｒ，＝４７＆Ω Ｒ，＝１９＆Ω

【図面の簡単な説明】

第１図は従来の負荷短絡を検知する装置をそなえた、電
気負荷への電力供給を制御する回路を示す配線図、第２
図は本発明によるこの種電力供給制御回路の配線図、第
３図は第１図および第２図に示した回路における電圧の
変化を示すグラフである。 １・・出力トランジスタ、２・・誘導性負荷、３・・フ
ィルタ、４・・制御ユニット、５・・アクチュエータコ
ントロール、６・・比較器、７・・接続トランジスタ、
８・・予充電サブ回路、９・・入力ピン、１１・・集積
回路、１２・・論理ＡＮＤゲート、１３・・入力ピン。

Claims (1)

1. 【特許請求の範囲】 １　電気的負荷（２）の端子においてサンプリングし容
   量性フィルタ（３）を通した電圧を基準電圧と比較する
   ことによって前記電気的負荷の短絡を検知する装置をそ
   なえた、電気的負荷への電力供給を制御する回路におい
   て、前記電気的負荷のスイッチングオンによって作動せ
   しめられ前記フィルタ（３）のコンデンサ（Ｃ）を予充
   電してこのコンデンサの出力に前記基準電圧に実質的に
   等しい電圧をまず確立する装置（７、８）を包含し、こ
   の装置による前記コンデンサの充電の時定数を、前記電
   気的負荷（２）の供給電圧だけによる前記コンデンサの
   充電に対応する時定数よりも短くしたことを特徴とする
   回路。 ２　請求項１記載の回路において、前記装置が、前記フ
   ィルタ（３）のコンデンサ（Ｃ）を予充電電圧源（ＶＤ
   Ｄ）に接続する接続トランジスタ（７）と、前記電気的
   負荷がスイッチングオンしている時前記接続トランジス
   タ（７）の導通をトリガする論理サブ回路（８）とを包
   含することを特徴とする回路。 ３　請求項２記載の回路において、比較器（６）のふた
   つの入力がそれぞれ基準電圧（Ｖ＿ｒ＿ｅ＿ｆ）の電圧
   源および前記フィルタの出力電圧（Ｖ＿Ｅ）に接続され
   ており、前記論理サブ回路（８）が、それぞれ前記比較
   器（６）の出力および所定の持続時間（Ｔ＿ｏ）のヴァ
   リデイション信号源（４）に接続されたふたつの入力（
   １０、９）と前記接続トランジスタ（７）の導通を制御
   するピンに接続された出力とを有する論理ＡＮＤゲート
   （１２）を包含し、前記比較器の出力が前記フィルタの
   出力電圧が前記ヴァリデイション信号の終り（Ｔ＿ｅ）
   においてＶ＿ｒ＿ｅ＿ｆ以下にとどまっている時前記電
   気的負荷（２）の短絡状態をあらわす信号を供給するよ
   うにしたことを特徴とする回路。 ４　請求項３記載の回路において、前記電気的負荷（２
   ）への電力供給源（＋Ｖ＿ｂ＿ａ＿ｔ）の正端子と前記
   電気的負荷との間の電流の流れを制御するようにトラン
   ジスタ（１）の制御ピンに接続した制御ユニット（４）
   を包含し、この制御ユニット（４）は前記論理サブ回路
   の前記ＡＮＤゲート（１２）に接続されて、前記トラン
   ジスタ（１）の制御ピンに、このトランジスタを導通せ
   しめる信号および同時に前記論理サブ回路（８）の前記
   ＡＮＤゲート（１２）へのヴァリデイション信号とを供
   給するようにしたことを特徴とする回路。 ５　請求項４記載の回路において、前記制御ユニット（
   ４）、前記比較器（６）、前記接続トランジスタ（７）
   および前記トランジスタを制御する論理サブ回路（８）
   が単一の集積回路を構成し、前記容量性フィルタ（３）
   がこの集積回路の外部となっていることを特徴とする回
   路。 ６　請求項３ないし５のいずれかに記載の回路において
   、前記電気的負荷（２）のスイッチングオンから開始す
   る前記ヴァリデイション信号の持続時間Ｔ＿ｏを、前記
   コンデンサが前記接続トランジスタ（７）により前記予
   充電電圧源（Ｖ＿Ｄ＿Ｄ）に接続されている時前記基準
   電圧Ｖ＿ｒ＿ｅ＿ｆへの前記コンデンサ（Ｃ）の充電の
   持続時間Ｔ＿ｏ＿ｃよりも短くしたことを特徴とする回
   路。 ７　請求項１ないし６のいずれかに記載の回路において
   、前記容量性フィルタが回路のアースと第２の抵抗（Ｒ
   ＿１）のひとつの端子との間に並列に接続した抵抗（Ｒ
   ＿２）とコンデンサ（Ｃ）とを包含し、前記第２の抵抗
   （Ｒ＿１）の他方の端子を前記負荷（２）に接続し、前
   記負荷（２）の他方の端子をアースに接続したことを特
   徴とする回路。 ８　請求項１ないし７のいずれかに記載の回路において
   、前記負荷をアクチュエータの一部を形成する誘導性負
   荷としたことを特徴とする回路。