JPH0284720A - シリコン窒化膜のフォトリソグラフィ法 - Google Patents

シリコン窒化膜のフォトリソグラフィ法

Info

Publication number
JPH0284720A
JPH0284720A JP894588A JP894588A JPH0284720A JP H0284720 A JPH0284720 A JP H0284720A JP 894588 A JP894588 A JP 894588A JP 894588 A JP894588 A JP 894588A JP H0284720 A JPH0284720 A JP H0284720A
Authority
JP
Japan
Prior art keywords
film
sin
pattern
resist
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP894588A
Other languages
English (en)
Inventor
Shinji Nishiura
西浦 真治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP894588A priority Critical patent/JPH0284720A/ja
Publication of JPH0284720A publication Critical patent/JPH0284720A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば導電性材料から゛なる電極あるいは配
線などの導電層にSiN膜を介して積層される上部導電
層の導電性材料が接触するための接続孔をSiN膜に形
成する場合のようなSiN膜の微細加工を行うフォトリ
ソグラフィ法に関する。
〔従来の・技術〕
第2図はアクティブマトリクス液晶表示装置用の基板を
示し、(荀は平面図、 (b)は(a)のA−A線断面
図である。ガラス基板等の透明絶縁基板1の上にSlo
w等の透明絶縁膜2が数百ないし数千人の厚さに形成さ
れている。さらにその上に電子ビーム蒸着法あるいはス
パッタ法を用いて500〜1000人の厚さの!TO(
インジウム・錫酸化物)膜が成膜され、フォトリソグラ
フィ法によりITOパターン31.32.33が形成さ
れている。ITO膜31の上には電子ビーム蒸着法ある
いはスパッタ法を用いて1000〜2000人の厚さに
成膜されたCr膜41を介してpin接合を有する非晶
質シリコン層5が同様に成膜された約1000人の厚さ
のCr膜42の間に存在する。非晶質シリコン(以下a
−31と記す)層5は、まずシランガスにジポランガス
を0.1〜594混合し、0.1〜10Torrの減圧
中でプラズマ分解して約5000人の厚さに成膜された
p形a−3i膜と、次いでシランガスを同様の圧力条件
でプラズマ分解して約0.5−の厚さで積層したノンド
ープa −31層と、次にシランガスにフォスフインガ
スを0.1〜5%混合し、同じ< o、 i〜10To
rrの圧力条件でプラズマ分解して約500人の厚さに
積層したn型a−31膜とからなる。Cr膜42.a−
31層5+Cr膜41のパターニングはフォトリソグラ
フィ法を用い、レジストパターン形成後、プラズマエツ
チングによって行われるe Crのプラズマエツチング
はCCf4と0雪も1:1〜5の比で混合したガスを用
い、―−St層のプラズマエツチングには5Fthを用
いる。
このあと、プラズマCVD法によりシランおよびアンモ
ニアの混合ガスを分解、堆積し、0.1〜1−の厚さの
SiN膜を形成する。シラン対アンモニアの混合比は0
.3〜1.0で、ガス圧0.1〜3 Torrでプラズ
マ分解する0次いでフォトリソグラフィ法を用い、レジ
ストパターンの形成とSP、ガスによるエツチングとレ
ジスト膜の剥離゛により接続孔61を有するSiN膜パ
ターン6を形成する0次にスパッタ法あるいは電子ビー
ム蒸着法を用いて金属膜を0.2〜1−の厚さに堆積し
、フォトリソグラフイ法により金属膜パターン7を形成
する。
〔発明が解決しようとする門JK〕
このようなアクティブマトリクス液晶表示装置用基板の
製造過程において、SiN膜とのレジストのSIN i
llに対する密着性が悪< 、SiN II形成後24
時間以内にレジスト塗布を行わないとパターンくずれが
多(、微細なパターンを形成できないという問題がある
0例えば、成膜後48時間後にフォトリソグラフィを行
うと、6n角のSIN接続孔61が15層程度まで広が
るという問題が発生した。
本発明の目的は、上述の問題を解決してSiN膜に接続
孔などを形成する微細加工を容昌に行うことのできるS
iN膜のフォトリソグラフィ法を提供することにある。
上述の目的を達成するために、本発明の方法は、SIN
膜成膜後その表面にSiN膜およびレジスト膜との密着
性のよい中間膜を被着し、その上にレジストパターンを
形成するものとする。
〔作用〕
SIN @とレジスト膜の間に両膜と密着性のよい膜を
介在させるため、レジスト膜の剥離がなく、パターンく
ずれが発生しない。
〔実施例〕
実施例1: 第1図18)、(blは本発明の一実施例を第2図世)
に対応する断面図で示し、第2図と共通の部分には同一
の符号が付されている。Cr膜41.a−31層5゜C
r膜42のパターンを上述と同様にフォトリソグラフィ
法によって行い、その上にやはり上述と同様3114を
NHsに0.3〜1.0対lの比で混合したガスを0.
1〜3 Torrのガス圧下でプラズマ分解してSIN
膜60を0.5n程度の厚さに全面に形成した0次にガ
ス置換してシランガスを同じり0.1〜3 Torrの
ガス圧下でプラズマ分解し、50〜2000人の厚さの
a−3l膜80を形成した。このa−3l膜80の上に
レジスト剤として東京応化工業■商品゛名0FPR80
0を用いて第1図ta+に示すようにレジスト膜9を形
成した。この状態でフォトリソグラフィを行うと、a 
−31膜80とSIN 1$60.  レジスト膜9と
a −31膜°80との密着性が良好で、膜形成後の放
置時間にほとんど依存せず、SF4またはCF410x
ガスで第1図世)に示すように微細なSiN膜のパター
ン6がa−3l膜のパターン8と共に形成された。a−
3il180の膜厚を200Å以上にすることにより、
微細加工によって起こる不良は全くなくなる。一方、a
−svsaoの膜厚があまり厚いとリーク電流が大きく
なるので200〜500人の厚さに形成することがより
好ましいことが明らかとなった。
実施例2: 第1図と同様にCr膜41.a−31層5.Cr膜42
のパターンの上にSIN膜60を約0.5nの厚さに成
膜後、SINオとCm’sの混合ガスをCが31の10
〜30%になるようにガス比を設定してプラズマ分解し
、a−3i膜80の代わりに50〜1000人の厚さの
ガラス状StC膜を形成した− CJ*の代わりに、C
J+、C11e。
CIH,などのハイドロカーボン系ガスを用いても同様
にできる。このあとフォトリソグラフィ法によりバター
ニングを行ったが、バターニング不良の発生が減少した
。特に、SIC膜厚を200Å以上にすることにより、
SF、ガスを用いてのエツチングによるバターニングが
再現よく実現できるようになった。
実施例3: 第3図1M)、(m1)はマトリクス型イメージセンナ
での実施例を示し、(−1は平面図、(b)は(alの
B−B線断面図である。ガラス等の透明絶縁基板l上に
Cr膜をスパッタリング法を用いて1000〜5000
人の厚さに形成し、フォトリソグラフィ法によりマトリ
クス配線43.44.45.46を形成する0次いで3
1111をNR3に0.3〜1.0倍混合したガスを0
.1〜3 Torrのガス圧下でプラズマ分解すること
によりSiO@を約0.5 trwaの厚さに形成し、
SIH*、NHs、N諺0を(NFIs + Neo)
 / SLH*が約40%、NsO/ (Neo + 
NH3)が約50%となる状態で混合したガスを約I 
Torrのガス圧下でプラズマ分解することによりガラ
ス状5ION膜100〜2000人の厚さに積層し之そ
の上にレジストを塗布してフォトリソグラフィ法により
、SIN IIIのパターン62.5ION膜のパター
ン81および接続孔61のパターンを形成する。 5I
ONIIはCI+4 と・hの混合ガスを用いたプラズ
マエツチングにより。
SiN膜は5Fthガスでエツチングした。接続孔(コ
ンタクトホール)61の不良は全く発生しなかった。
次に約1000人の厚さのSIN膜63.約0.51m
の厚さのa−3lll151.約500人の厚さのn 
!l a −3111152をプラズマ分解で積層パタ
一二ソグし、接続孔61の延長部を形成した0次いでC
r膜をスパッタ法で1000〜5000人の厚さに成膜
、フォトリソグラフィ法を用いて共通電極701個別取
出し電極?1.72.73゜74を形成し、この金属パ
ターンをマスクにしてn型a−5l膜52をプラズマエ
ツチングにより除去する。さらにその上にSIN 11
64を保護膜として堆積し、不透明保護膜47を印刷法
で形成した。こうして共通電極70と個別取出し電極?
1.72,73.74との間の光センサの信号を配m4
3.44.45.46を用いてマトリクス方式で読取る
イメージセンサを作成した。
実施例4: 第4図は薄膜トランジスタにおける実施例を示し、ガラ
ス等の透明絶縁基板1の上にスパッタ法でCr膜を10
00〜2000人の厚さに形成し、フォトリソグラフィ
法を用いてパターン48を形成した0次にスパッタ法で
ITO膜を500〜1000人の厚さに堆積しフォトリ
ソグラフィ法を用いてITO電極パターン35を形成し
た0次いでSIH*を■、に対して0゜3〜1.0倍混
合したガスのプラズマ分解により約0.5−の厚さのS
IN膜65.318.ガスのプラズマ分解により0.3
〜0.5 nの厚さのa −31膜51゜1%のPut
を含んだSiH*ガスのプラズマ分解で約500人の厚
さのn型a−317!1I52を形成し、フォトリソグ
ラフィ法でパターン化した。さらにCrのスパッタリン
グおよびフォトリソグラフィ法を用いて電極パターン7
5および76を形成し、このパターンをマスクとしてn
!!a−3l膜52をSF&ガスでエツチング除去した
。このあと、S%hをNusに0.3〜1.0倍混合し
たガスのプラズマ分解によりSIN膜60を約0.5−
の厚さに堆積し、さらに5lueとNsOをN、o l
に対しSIB*o−s〜2の割合で混合したガスのプラ
ズマ分解によりガラス状の810膜82を200〜10
00人の厚さに堆積した。その上にレジスト膜を塗布し
てのフォトリソグラフィ法によりCF、とIl、の混合
ガスでエツチングを行い、接続孔61を含むパターンを
形成し、さらに接続孔61内で電極75゜76と接触す
る配線77.78のパターンを作成した。
〔発明の効果〕
本発明によれば、絶縁膜または不純物の防止剤として有
効であるSiN膜のバターニングの際に、a−51,S
IC,5ION、SiO等の半導体ないし絶縁物のSI
N IIと密着性のよいガラス状の膜をレジスト膜との
間に介在させることにより、それらの膜がSiN膜より
レジスト膜との密着性がすぐれていることに基づき、バ
ターニング不良の発生が減少し、微細パターンの加工を
容易にした0本発明は実施例にあばた装置にとどまらず
、シリコン板上にプラズマCVDで形成したSIN膜を
用いる素子にも有効であるが、特に上述の実施例と同様
に200℃以上の熱処理を行ってSIN膜の表面特性を
改善できない場合に有効である。
【図面の簡単な説明】
第1図(a)、(b)はアクティブマトリクス液晶表示
装置用の基板に対する本発明の一実施例の工程を示す断
面図、第2図は従来の上記基板を示し、la)が平面図
、伽)が(a)のA−A線断面図、第3図は本発明の別
の実施例によるイメージセンサを示し、1mlが平面図
、 (b)が(a+のB−B線断面図、第4図はさらに
別の実施例による薄膜トランジスタの断面図である。 5:a−31層、6 、60.62: SIN II、
 8 、80:第21!1 第1図 第3図 手続補正書(自発) 昭和  年  月  日

Claims (1)

  1. 【特許請求の範囲】 1)シリコン窒化膜成膜後、該窒化膜表面にシリコン窒
    化膜およびレジスト膜との密着性のよい中間膜を被着し
    、該中間膜上にレジストパターンを形成することを特徴
    とするシリコン窒化膜のフォトリソグラフィ法。 2)特許請求の範囲第1項記載の方法において、中間膜
    が非晶質シリコン膜であることを特徴とするシリコン窒
    化膜のフォトリソグラフィ法。 3)特許請求の範囲第1項記載の方法において、中間膜
    がシリコン炭化膜であることを特徴とするシリコン窒化
    膜のフォトリソグラフィ法。 4)特許請求の範囲第1項記載の方法において、中間膜
    がシリコン窒素酸化膜であることを特徴とするシリコン
    窒化膜のフォトリソグラフィ法。 5)特許請求の範囲第1項記載の方法において、中間膜
    が一酸化シリコン膜であることを特徴とするシリコン窒
    化膜のフォトリソグラフィ法。
JP894588A 1988-01-19 1988-01-19 シリコン窒化膜のフォトリソグラフィ法 Pending JPH0284720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP894588A JPH0284720A (ja) 1988-01-19 1988-01-19 シリコン窒化膜のフォトリソグラフィ法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP894588A JPH0284720A (ja) 1988-01-19 1988-01-19 シリコン窒化膜のフォトリソグラフィ法

Publications (1)

Publication Number Publication Date
JPH0284720A true JPH0284720A (ja) 1990-03-26

Family

ID=11706807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP894588A Pending JPH0284720A (ja) 1988-01-19 1988-01-19 シリコン窒化膜のフォトリソグラフィ法

Country Status (1)

Country Link
JP (1) JPH0284720A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095227A (en) * 1989-05-23 1992-03-10 Samsung Electronics Co., Ltd. MOS transistor temperature detecting circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095227A (en) * 1989-05-23 1992-03-10 Samsung Electronics Co., Ltd. MOS transistor temperature detecting circuit

Similar Documents

Publication Publication Date Title
JP3541856B2 (ja) 薄膜トランジスタからなるマトリクスを製造するための方法
JP3238020B2 (ja) アクティブマトリクス表示装置の製造方法
JPH02109341A (ja) 薄膜トランジスタの製造方法
JP2803713B2 (ja) アクティブマトリクス基板及びその製造方法
JPH11133455A (ja) 液晶表示装置の製造方法
JPH06208137A (ja) 薄膜トランジスタマトリクスの製造方法
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
JPH0824185B2 (ja) 薄膜トランジスタ装置とその製造方法
JP2674516B2 (ja) アクティブマトリクス基板およびその製造方法
JP2730129B2 (ja) 薄膜トランジスタ
JPH0284720A (ja) シリコン窒化膜のフォトリソグラフィ法
JP2737982B2 (ja) 薄膜トランジスタの製造方法
JPS62286271A (ja) 薄膜トランジスタ基板の製造方法
JPS63128756A (ja) 薄膜トランジスタの製造方法
JP2881868B2 (ja) 薄膜トランジスタ液晶ディスプレイの製造方法
KR20020054853A (ko) 액정표시장치 및 그 제조방법
JP2002314088A (ja) 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置
JPH01227127A (ja) 薄膜トランジスタアレイ
JPS6347981A (ja) 薄膜トランジスタおよびその製造方法
JP2775883B2 (ja) 薄膜トランジスタマトリクスの製造方法
JP2782829B2 (ja) 薄膜トランジスタの製造方法
JPH09107106A (ja) 薄膜トランジスタ
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법