JPH0281235A - エバリェーション・チップ - Google Patents
エバリェーション・チップInfo
- Publication number
- JPH0281235A JPH0281235A JP63234111A JP23411188A JPH0281235A JP H0281235 A JPH0281235 A JP H0281235A JP 63234111 A JP63234111 A JP 63234111A JP 23411188 A JP23411188 A JP 23411188A JP H0281235 A JPH0281235 A JP H0281235A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- port
- program
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 title abstract description 4
- 238000012545 processing Methods 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 239000000872 buffer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明はワンチップマイクロコンピュータのプログラ
ム評価に用いるエバリエーション・チップの改良に関す
る。
ム評価に用いるエバリエーション・チップの改良に関す
る。
(口〉従来の技術
重大なソフトウェア−トラブルは周辺機器を接続した状
態で、また実機のプロセッサにより長時間マイクロコン
ピュータを動作させて初めて発生することが多いのであ
るが、プログラムのマスク化に多大の時間とコストを要
するワンチップマイクロコンピュータでは、実機による
プログラム評価は容易ではない、そこで、マスク化され
たチップと同様の動作を外付はプログラマブル・ロムあ
るいはラムで可能にする評価用のチップ(以下、エバリ
エーション・チップと称する)が用意されている。
態で、また実機のプロセッサにより長時間マイクロコン
ピュータを動作させて初めて発生することが多いのであ
るが、プログラムのマスク化に多大の時間とコストを要
するワンチップマイクロコンピュータでは、実機による
プログラム評価は容易ではない、そこで、マスク化され
たチップと同様の動作を外付はプログラマブル・ロムあ
るいはラムで可能にする評価用のチップ(以下、エバリ
エーション・チップと称する)が用意されている。
以下、第2図を参照して従来のエバリエーション・チッ
プによるプログラム評価方法を説明する。
プによるプログラム評価方法を説明する。
図において、(1)はエバリエーション・チップであり
、(15)はプロセッサ、キーボード、デイスプレィ等
から構成されるデバッガである。なお、このデバッガ(
15)はアセンブル・マシンを含むプログラム開発・評
価システムであってもよく、その機能はエバリエーショ
ン・チップのアドレスをトレースしてトラブルが発生す
るプログラムを蜜視し、またラム(7)に置かれること
が多い汎用レジスタ、PSW1ポートのバッファ、スタ
ック、タイマ/カウンタ等のデータを読み出してトラプ
ルの発生原因を推定し、さらにまた周辺機器よりのデー
タ入力に換え、ラム(7)にデータ書き込むことによっ
て周辺機器を接続したシステムの動作をシミュレートす
るものである。
、(15)はプロセッサ、キーボード、デイスプレィ等
から構成されるデバッガである。なお、このデバッガ(
15)はアセンブル・マシンを含むプログラム開発・評
価システムであってもよく、その機能はエバリエーショ
ン・チップのアドレスをトレースしてトラブルが発生す
るプログラムを蜜視し、またラム(7)に置かれること
が多い汎用レジスタ、PSW1ポートのバッファ、スタ
ック、タイマ/カウンタ等のデータを読み出してトラプ
ルの発生原因を推定し、さらにまた周辺機器よりのデー
タ入力に換え、ラム(7)にデータ書き込むことによっ
て周辺機器を接続したシステムの動作をシミュレートす
るものである。
続いて、マイクロ命令を用いて、より詳細にプログラム
評価方法を説明する。なお、枠内はデバッガ(15)の
処理である。
評価方法を説明する。なお、枠内はデバッガ(15)の
処理である。
(1) PCデータをポート(14)に転送、PCデ
ータを+1 (3) 命令レジスタ(2)に命令セット(4)
命令デコーダのアンド環(3)、同オア項(4)を介し
てマイクロ命令生成 (5) 命令実行 ラム赤データ・リード (7) 命令レジスタ(2)に命令セット(8)
命令デコーダのアンド環(3)、同オア項(4)を介し
てマイクロ命令生成 (9) 命令実行 (11) 命令レジスタ(2)に命令セット(12)
命令デコーダのアンド環(3)、同オア項〈4)を
介してマイクロ命令生成 (13) 命令実行 (15) 命令レジスタ(2)に命令セット<16)
命令デコーダのアンド環(3)、同オア項(4)を
介してマイクロ命令生成 (17) 命令実行 ラム中データ・ライト (20) 省略 以上のように、ラム(17)に汎用レジスタ、PSW1
ポートのバッファ、スタック、タイマ/カウンタ等が置
かれることが多いワンチップマイクロコンピュータでは
、それらデータの読み出しに3〜4サイクルもの命令が
必要となり、データ・ライト命令、データ・リード命令
等を繰り返し行わねばならないプログラム評価時に、そ
の都度それら命令を入力することは繁雑であるばかりか
、ステップ数が多いため高速のプログラム評価が不可能
となる問題があった。さらに、それぞれに命令体系が異
なるワンチップマイクロコンピュータのテストのために
は高m能のクロス・アセンブラを用意しなければならな
い問題があった。
ータを+1 (3) 命令レジスタ(2)に命令セット(4)
命令デコーダのアンド環(3)、同オア項(4)を介し
てマイクロ命令生成 (5) 命令実行 ラム赤データ・リード (7) 命令レジスタ(2)に命令セット(8)
命令デコーダのアンド環(3)、同オア項(4)を介し
てマイクロ命令生成 (9) 命令実行 (11) 命令レジスタ(2)に命令セット(12)
命令デコーダのアンド環(3)、同オア項〈4)を
介してマイクロ命令生成 (13) 命令実行 (15) 命令レジスタ(2)に命令セット<16)
命令デコーダのアンド環(3)、同オア項(4)を
介してマイクロ命令生成 (17) 命令実行 ラム中データ・ライト (20) 省略 以上のように、ラム(17)に汎用レジスタ、PSW1
ポートのバッファ、スタック、タイマ/カウンタ等が置
かれることが多いワンチップマイクロコンピュータでは
、それらデータの読み出しに3〜4サイクルもの命令が
必要となり、データ・ライト命令、データ・リード命令
等を繰り返し行わねばならないプログラム評価時に、そ
の都度それら命令を入力することは繁雑であるばかりか
、ステップ数が多いため高速のプログラム評価が不可能
となる問題があった。さらに、それぞれに命令体系が異
なるワンチップマイクロコンピュータのテストのために
は高m能のクロス・アセンブラを用意しなければならな
い問題があった。
(ハ)発明が解決しようとする課題
この発明は、上記した点に鑑みてなされたものであって
、アドレス指定のみによりラム・データ・リードが可能
な、もって高速のプログラム評価が可能なエバリエーシ
ョン・チップを提供することにある。
、アドレス指定のみによりラム・データ・リードが可能
な、もって高速のプログラム評価が可能なエバリエーシ
ョン・チップを提供することにある。
(ニ)問題点を解決するための手段
この発明に係るエバリエーション・チップは、ポート入
力きれるアドレス・データをデータ・ポインタにセット
するハードウェア手段と、テンポラリ・レジスタのデー
タを選択的にポート出力するハードウェア手段と、上記
2つのハードウェア手段を制御する制御ポートとを備え
る。
力きれるアドレス・データをデータ・ポインタにセット
するハードウェア手段と、テンポラリ・レジスタのデー
タを選択的にポート出力するハードウェア手段と、上記
2つのハードウェア手段を制御する制御ポートとを備え
る。
(*)作用
上記構成は、外部よりエバリエーション・チップの制御
ポートに制御信号を与えると共に、アドレス・データを
ポート入力することにより、そのラム・データがテンポ
ラリ・レジスタを介して1サイクル以内にポート出力さ
れるよう作用する。
ポートに制御信号を与えると共に、アドレス・データを
ポート入力することにより、そのラム・データがテンポ
ラリ・レジスタを介して1サイクル以内にポート出力さ
れるよう作用する。
(へ)実施例
以下、第1図を参照してこの発明の一実施例を説明する
。
。
この発明に係るエバリエーション・チップ(21)は制
御ポート(35)を備えており、それに得られる制御信
号によりテンポラリ・レジスタ(30)のデ、夕をマル
チプレクサ(31) 、 <32)を介してポート(3
4)に選択出力し、また命令ラッチ〈22)のデータを
選択的にマルチプレクサ(25)に入力し、さらにマル
チプレクサ(25)の出力をデータ・ポインタ(26)
に入力するよう構成されている。
御ポート(35)を備えており、それに得られる制御信
号によりテンポラリ・レジスタ(30)のデ、夕をマル
チプレクサ(31) 、 <32)を介してポート(3
4)に選択出力し、また命令ラッチ〈22)のデータを
選択的にマルチプレクサ(25)に入力し、さらにマル
チプレクサ(25)の出力をデータ・ポインタ(26)
に入力するよう構成されている。
続いて、このエバリエーション・チップ(21)による
プログラム評価方法を、標準的なマイクロ命令の流れに
より説明する。なお、枠内はデバッガ(36)の処理で
ある。
プログラム評価方法を、標準的なマイクロ命令の流れに
より説明する。なお、枠内はデバッガ(36)の処理で
ある。
(1) PCデータをポート(34)に転送、PCデ
ータを+1 〈3) 命令レジスタ(22)に命令セット(4)
命令デコーダのアンド項(23)、同オア項(24)
を介してマイクロ命令生成 (5) 命令実行 ラム・データ・リード (7) ボー)(35)の制御信号により、ポート(
33)のアドレス・データを命令レジスタ(22)、マ
ルチプレクサ(25)を介してデータ・ポインタ(26
)にセット (8) ラム(27)の、データ・ポインタ(26)
が指定するデータをテンポラリ・レジスタ(30)にセ
ット (9) 所定のタイミングにて、テンポラリ・レジス
タ(30)のデータをマルチプレクサ(31)、(32
)を介し、ポート(34)に出力 ラム・データ・ライト (12) 省略 上記したように、ソフトウェア・トラブルが発生するか
、トラブルの発生が予想される箇所にてラム(27)の
データ・リードが繰り返され、さらにマイクロコンピュ
ータの作動に対し、周辺機器が応答するかのように、ラ
ム(27)のデータ・ライトが繰り返されて、プログラ
ム評価が行われるのであるが、この発明のエバリエーシ
ョン・テ・ノブでは、繰り返し実行されるラム・データ
・リードがステップ(7)〜(9)の1サイクルで実行
されるため、プログラム評価を高速に行うことが可能と
なる。
ータを+1 〈3) 命令レジスタ(22)に命令セット(4)
命令デコーダのアンド項(23)、同オア項(24)
を介してマイクロ命令生成 (5) 命令実行 ラム・データ・リード (7) ボー)(35)の制御信号により、ポート(
33)のアドレス・データを命令レジスタ(22)、マ
ルチプレクサ(25)を介してデータ・ポインタ(26
)にセット (8) ラム(27)の、データ・ポインタ(26)
が指定するデータをテンポラリ・レジスタ(30)にセ
ット (9) 所定のタイミングにて、テンポラリ・レジス
タ(30)のデータをマルチプレクサ(31)、(32
)を介し、ポート(34)に出力 ラム・データ・ライト (12) 省略 上記したように、ソフトウェア・トラブルが発生するか
、トラブルの発生が予想される箇所にてラム(27)の
データ・リードが繰り返され、さらにマイクロコンピュ
ータの作動に対し、周辺機器が応答するかのように、ラ
ム(27)のデータ・ライトが繰り返されて、プログラ
ム評価が行われるのであるが、この発明のエバリエーシ
ョン・テ・ノブでは、繰り返し実行されるラム・データ
・リードがステップ(7)〜(9)の1サイクルで実行
されるため、プログラム評価を高速に行うことが可能と
なる。
なお、図示しないが、さらにラム・データ・ライトのた
めの制御ポートを付加すると共に、これに得られる制御
信号によりアキュムレータ(29)あるいはテンポラリ
・レジスタ(30)を制御する手段を付加するこの発明
の変形例は、僅かなプログラム・ステップにてラム・デ
ータ・ライトを行わせることが可能である。
めの制御ポートを付加すると共に、これに得られる制御
信号によりアキュムレータ(29)あるいはテンポラリ
・レジスタ(30)を制御する手段を付加するこの発明
の変形例は、僅かなプログラム・ステップにてラム・デ
ータ・ライトを行わせることが可能である。
(ト)発明の効果
以上述べたようにこの発明によれば、アドレス入力のみ
によりラム・データが得られるため、プログラム評価に
際して、それぞれのマイクロコンピュータの命令体系を
考慮する必要がなく、また高速処理が可能なエバリエー
ション・チップを提供することができる。
によりラム・データが得られるため、プログラム評価に
際して、それぞれのマイクロコンピュータの命令体系を
考慮する必要がなく、また高速処理が可能なエバリエー
ション・チップを提供することができる。
第1図はこの発明の一実施例のブロック図、第2図は従
来のエバリエーション・チップのプロッり図である。 (22)・・・命令ラッチ、 (23)、 (24)・
・・命令デコーダ、 (26)・・・データ・ポイン
タ、(27)・・・ラム、(29)・・・アキュムレー
タ、(30)・・・テンポラリ・レジスタ、 (33)
、 (34)・・・ポート、 (35)・・・制御ポー
ト、 (36)・・・デバッガ。 第1
来のエバリエーション・チップのプロッり図である。 (22)・・・命令ラッチ、 (23)、 (24)・
・・命令デコーダ、 (26)・・・データ・ポイン
タ、(27)・・・ラム、(29)・・・アキュムレー
タ、(30)・・・テンポラリ・レジスタ、 (33)
、 (34)・・・ポート、 (35)・・・制御ポー
ト、 (36)・・・デバッガ。 第1
Claims (1)
- (1)ポート入力されるアドレス・データをデータ・ポ
インタにセットするハードウェア手段と、テンポラリ・
レジスタのデータを選択的にポート出力するハードウェ
ア手段と、上記2つのハードウェア手段を制御する制御
ポートとを備えるエバリエーション・チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63234111A JPH0281235A (ja) | 1988-09-19 | 1988-09-19 | エバリェーション・チップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63234111A JPH0281235A (ja) | 1988-09-19 | 1988-09-19 | エバリェーション・チップ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0281235A true JPH0281235A (ja) | 1990-03-22 |
Family
ID=16965805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63234111A Pending JPH0281235A (ja) | 1988-09-19 | 1988-09-19 | エバリェーション・チップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0281235A (ja) |
-
1988
- 1988-09-19 JP JP63234111A patent/JPH0281235A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6223144B1 (en) | Method and apparatus for evaluating software programs for semiconductor circuits | |
JPH0281235A (ja) | エバリェーション・チップ | |
KR20050063023A (ko) | 제이티에이지를 이용한 임베디드 시스템의 디버깅 장치 및방법 | |
JP2001195275A (ja) | 半導体試験装置のプログラム実行方式 | |
JPS62164140A (ja) | デ−タ処理システムの試験方法 | |
JPS62279438A (ja) | トレ−ス回路 | |
JPH02242440A (ja) | 命令トレース回路 | |
JPH0373011B2 (ja) | ||
KR200181133Y1 (ko) | 중앙 처리 장치 | |
JPH10260864A (ja) | トレース装置 | |
JP2513888B2 (ja) | マイクロプロセッサ | |
JPH03252731A (ja) | マイクロプロセッサ | |
JPS61239345A (ja) | I/oシミユレ−タ | |
JPS5991510A (ja) | プロセス制御における機能テスト装置 | |
JPS6326741A (ja) | デ−タ処理装置の試験装置 | |
Armstead et al. | PowerPC visual simulator: peeking under the hood of the PowerPC engine | |
JPS63282533A (ja) | インサ−キット・エミュレ−タ | |
JPH03260871A (ja) | 論理シミュレータ | |
JPH05165671A (ja) | プログラムデバッグ装置 | |
Conrad et al. | The Integration Of Microcomputer Hardware And Software Development Tools And Techniques | |
JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
JPH0352038A (ja) | デバッグ装置 | |
JPH11296408A (ja) | 組み込み機器用ソフトウエア論理シミュレータ | |
JPH08147191A (ja) | エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置 | |
Timchenko et al. | Simulation modeling of devices for diagnosing the operative memory microchips |