JPH0279414A - パターンのアライメント方法 - Google Patents

パターンのアライメント方法

Info

Publication number
JPH0279414A
JPH0279414A JP63230819A JP23081988A JPH0279414A JP H0279414 A JPH0279414 A JP H0279414A JP 63230819 A JP63230819 A JP 63230819A JP 23081988 A JP23081988 A JP 23081988A JP H0279414 A JPH0279414 A JP H0279414A
Authority
JP
Japan
Prior art keywords
alignment
pattern
resist film
heat treatment
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63230819A
Other languages
English (en)
Inventor
Junji Miyazaki
宮崎 順二
Masayuki Nakajima
真之 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63230819A priority Critical patent/JPH0279414A/ja
Publication of JPH0279414A publication Critical patent/JPH0279414A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パターンのアライメント方法に関し、さら
に詳しくは、半導体装置の製造工程において、半導体基
板上に前工程でパターニング形成された第1のパターン
に対し、所定の関係位置を保持して第2のパターンを精
度よく重ねて形成させるためのパターンのアライメント
方法の改良に係るものである。
〔従来の技術〕
従来例によるこの種の半導体装置の製造工程に適用され
るパターンのアライメント方法の工程断面を第4図に示
し、また、この第4図の工程断面から得られるアライメ
ント信号波形を第5図に示す。
すなわち、この従来例によるアライメント方法において
は、第4図に示されているように、半導体基板l上にあ
って、前工程でパターニング形成された第1のパターン
2に対して、公知の写真製版技術を用い、この第1のパ
ターン2を覆うようにして、感光性樹脂などによるレジ
スト膜3を回転塗布法などで塗布形成しておき、この状
態で前記第1のパターン2中に予め設けられているアラ
イメントパターン2aに対応する部分、およびその周辺
近傍部分に、前記レジスト膜3の上方からアライメント
用の光4を照射することによって、第5図に示すような
アライメント信号すを得ると共に、このアライメント信
号すを用いて、次工程で同レジスト膜3によって形成さ
れるべき第2のパターン(図示せず)のマスク合せなど
を行ない、その後、このレジスト膜3に露光および現像
処理などを施し、かつ適宜にエツチング処理するなどの
手段を講じて、所期通りの第2のパターンとしての微細
パターンなどをアライメント精度よく形成させるのであ
る。
〔発明が解決しようとする課題〕
しかしながら、前記した従来例によるパターンのアライ
メント方法の場合にあっては、回転塗布法などで塗布形
成されるレジスト膜3の膜厚が、半導体基板Iでの表面
状態、つまり航工程で既にバターニング形成されている
第1のパターン2の状態とか、このレジスト膜3の塗布
条件などの影響を大きく受けることになり、アライメン
トパターン2aに対応する部分、およびその周辺近傍部
分でのレジスト膜3に、膜厚むらを生じていたり、ある
いはアライメントパターン2aに対して膜厚が非対称に
なったりしている場合が多く、このような結果として、
第5図に見られる通り、同部分にアライメント用の光4
を照射して得たアライメント信号すの波形に関しては、
その信号中がブロードになっていたり、左右非対称にな
っていたりして、第1のパターンに重ねて形成される第
2のパターンのアライメント精度が必然的に悪くなると
云う問題点があった。
この発明は、従来方法でのこのような問題点を解消する
ためになされたもので、その目的とするところは、第1
のパターンのアライメントパターン近傍でのレジスト膜
に多少の不整があっても、この第1のパターンに対する
第2のパターンの形成を精度よくアライメント操作し得
るようにした。この種のパターンのアライメント方法を
提供することである。
〔課題を解決するための手段〕
前記目的を達成するために、この発明に係るパターンの
アライメント方法は、前工程でバターニング形成された
第1のパターンの、少なくともアライメントパターンに
対応する部分、およびその周辺近傍部分にあって、この
部分を覆うように塗布形成されるレジスト膜の表面部を
、アライメント操作に先立ち、加熱処理により可及的に
平担化させるようにしたものである。
すなわち、この発明は、半導体基板上にあって、前工程
でバターニング形成された第1のパターンに対し、これ
を覆うようにレジスト膜を塗布形成させた上で、前記第
1のパターンと、前記レジスト膜によって次工程で形成
されるべき第2のパターンとのアライメントを行なうア
ライメント方法において、少なくとも前記第1のパター
ン中に予め形成されているアライメントパターンに対応
する部分、およびその周辺近傍部分を覆うレジスト膜の
表面部を、アライメント操作に先立ち、加熱処理によっ
て平担化させるようにしたことを特徴とするパターンの
アライメント方法である。
〔作  用〕
従って、この発明方法においては、前工程でバターニン
グ形成された第1のパターンの、少なくともアライメン
トパターンに対応する部分、およびその周辺近傍部分に
あって、この部分を覆うように塗布形成されるレジスト
膜の表面部を、アライメント操作に先立ち、加熱処理に
よって可及的に平担化させるようにしているので、同部
分にアライメント用の光を照射して得られるアライメン
ト信号が、同部分でのレジスト膜の膜厚なとの影響を受
ける惧れのない明確なものになり、このようにして得た
アライメント信号を、第1のパターンに対する第2のパ
ターンのアライメント操作に用いることで、精度の高い
アライメントを行ない得るのである。
〔実 施 例〕
以下、この発明に係るパターンのアライメント方法の一
実施例につき、第1図ないし第3図を参照して詳細に説
明する。
第1図および第2図は半導体装置の製造工程に適用され
るこの実施例でのパターンのアライメント方法の工程断
面を順次に示すそれぞれに断面説明図であり、また、第
3図は同第2図の工程断面から得られるアライメント信
号を示す波形図である。
すなわち、これらの各図において、この実施例によるア
ライメント方法では、従来と全く同様な手段により、半
導体基板1上にあって、前工程でバターニング形成され
た第1のパターン2に対して、公知の写真製版技術を用
い、この第1のパターン2を覆うようにして、感光性樹
脂などによるレジスト膜3を回転塗布法などで塗布形成
するが、このようにして塗布形成されたレジスト膜3に
ついては、こ工でも、その第1のパターン2中に予め設
けられているアライメントパターン2aに対応する部分
、およびその周辺近傍部分での膜厚の態様を取り上げて
みると、半導体基板1の表面状態、およびレジスト膜3
の塗布条件などの影響を受け、このアライメントパター
ン2aに対応する部分、およびその周辺近傍部分にあっ
て、膜厚むらとか膜厚の非対称などを不可避的に生じて
いることが多い。
しかして、航記のようにレジスト膜3を塗布形成した状
態で、必要に応じ、アライメントマーク位置が確定され
ていなければ、従来例の場合と同様な手段により、まず
、比較的粗いアライメント操作をなして、前記第1のパ
ターン2中でのアライメントパターン2aに相当する部
分を確定し、ついで、第1図に示すように、このアライ
メントパターン2aに対応する部分、およびその周辺近
傍部分にのみ、例えば、適当する強度の炭酸ガスレーザ
光5を照射することにより、第2図に見られるように、
同アライメントパターン2aに対応する部分、およびそ
の周辺近傍部分におけるところの。
前記レジスト膜3の表面部を加熱処理して、この表面部
を可及的に平担化させる。
続いて、前記レジスト膜3でのこのように平担化された
表面部の上方からアライメント用の光4を照射すること
によって、こぎでは第3図に示すようなアライメント信
号aを得ると共に、このアライメント信号aを用い、次
工程においてこのレジスト膜3によって形成されるべき
第2のパターン(図示せず)のマスク合せなどを行ない
、その後、このレジスト膜3に露光および現像処理など
を施し、かつ適宜にエツチング処理するなどの手段を講
じて、所期通りの第2のパターンとしての微細パターン
などを形成させるのであ名。
従って、前記のように施工されるこの実施例でのパター
ンのアライメント方法にあっては、少なくとも第1のパ
ターンz中に予め形成されているアライメントパターン
2aに対応する部分、およびその周辺近傍部分を覆うレ
ジスト膜3の表面部が、アライメント操作に先立って、
炭酸ガスレーザ光5の照射による加熱処理により、可及
的に平担化されているために、該当部分にアライメント
用の光4を照射して得たアライメント信号aは、同部分
でのレジスト膜3の膜厚むら、膜厚の非対称性などの影
響を全く受けることがなく、アライメントパターン2a
に完全に対応された。極めてシャープで左右対称形によ
る所期通りの明確な波形を示すもので、このようにして
得たアライメント信号aを、第1のパターン2に対する
ところの。
レジスト膜3による第2のパターンのアライメント操作
に用いることで、精度の高いアライメントを行ない得る
のである。
なお、前記実施例方法においては、レジスト膜の表面平
担化のために、炭酸ガスレーザ光の照射による加熱処理
を施すようにしているが、これに限らず、その他のレー
ザ光源、水銀灯、白熱灯などの照射による加熱処理とか
、あるいはまた、電熱線などの近接による加熱処理を施
すようにしてもよく、同様な作用、効果を奏することが
できる。
〔発明の効果〕
以上詳述したように、この発明方法によれば、前工程で
バターニング形成された第1のパターンに対して、これ
を覆うようにレジスト膜を塗布形成させた上で、第1の
パターンと、レジスト膜によって次工程で形成されるべ
き第2のパターンとのアライメントを行なうアライメン
ト方法において、少なくとも第1のパターン中に予め形
成されているアライメントパターンに対応する部分、お
よびその周辺近傍部分を覆うレジスト膜の表面部を、ア
ライメント操作に先立ち、加熱処理によって可及的に平
担化させるようにしているので、同部分にアライメント
用の光を照射して得られるアライメント信号は、同部分
でのレジスト膜の膜厚などの影響を受ける惧れがなく、
アライメントパターンに対応した所期通りの明確な波形
を示すことにな゛す、このようにして得たアライメント
信号を、第1のパターンに対する第2のパターンのアラ
イメント操作に用いるときは、従来方法の場合とは全く
異なって、極めて高精度のアライメントを行ない得るも
ので、しかもその手段自体についても比較的簡単で容易
に実施できるなどの優れた特長を有するものである。
【図面の簡単な説明】
第1図および第2図はこの発明の一実施例による半導体
装置製造時でのパターンのアライメント方法の工程断面
を順次に示すそれぞれに断面説明図、第3図は同第2図
の工程断面から得られるアライメント信号を示す波形図
であり、また、第4図は従来例による同上パターンのア
ライメント方法の工程断面を示す断面説明図、第5図は
同第4図の工程断面から得られるアライメント信号を示
す波形図である。 l・・・・半導体基板、2・・・・第1のパターン、2
a・・・・アライメントパターン、3・・・・レジスト
膜、4・・・・アライメント用の光、5・・・・炭酸ガ
スレーザ光、a・・・・アライメント信号。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上にあつて、前工程でパターニング形成され
    た第1のパターンに対し、これを覆うようにレジスト膜
    を塗布形成させた上で、前記第1のパターンと、前記レ
    ジスト膜によつて次工程で形成されるべき第2のパター
    ンとのアライメントを行なうアライメント方法において
    、少なくとも前記第1のパターン中に予め形成されてい
    るアライメントパターンに対応する部分、およびその周
    辺近傍部分を覆うレジスト膜の表面部を、アライメント
    操作に先立ち、加熱処理によつて平担化させるようにし
    たことを特徴とするパターンのアライメント方法。
JP63230819A 1988-09-14 1988-09-14 パターンのアライメント方法 Pending JPH0279414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63230819A JPH0279414A (ja) 1988-09-14 1988-09-14 パターンのアライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63230819A JPH0279414A (ja) 1988-09-14 1988-09-14 パターンのアライメント方法

Publications (1)

Publication Number Publication Date
JPH0279414A true JPH0279414A (ja) 1990-03-20

Family

ID=16913776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63230819A Pending JPH0279414A (ja) 1988-09-14 1988-09-14 パターンのアライメント方法

Country Status (1)

Country Link
JP (1) JPH0279414A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116520A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116520A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4308407B2 (ja) 半導体装置の製造方法
JPS63316429A (ja) 微細パタ−ンの形成方法
JPH0279414A (ja) パターンのアライメント方法
JPH0544169B2 (ja)
JPS60229001A (ja) 集積化回折格子の製造方法
JPS60208834A (ja) パタ−ン形成方法
JPS602956A (ja) フオトマスクの製造方法
JPS58219738A (ja) 半導体装置の製造方法
JP2002237440A (ja) レジストパターン形成方法及び微細パターン形成方法
JP2003200108A (ja) レリーフ塗装方法とその塗装体
JPS62190839A (ja) 露光方法
KR960006170B1 (ko) 반도체 소자의 패턴 형성방법
JPH04294561A (ja) 半導体装置の製造方法
JPH0385544A (ja) レジストパターン形成方法
JPS59155930A (ja) 微細パタ−ンの形成方法
JP2000182940A (ja) レジストパターン形成方法
JPH03108314A (ja) 半導体素子の製造方法
JPS63143819A (ja) 半導体装置の製造方法
JPH01239928A (ja) パターン形成方法
JPS61198632A (ja) レジストパタ−ンアンダ−カツト形状の形成方法
JPH02115076A (ja) フォトマスクの修正方法
KR20010002633A (ko) 노광 장치의 그리드 보정 방법
JPS62255951A (ja) 半導体装置の製造方法
JPH02231705A (ja) 現像法
JPH04326722A (ja) 半導体装置の製造方法