JPH0278966A - 周期測定回路 - Google Patents
周期測定回路Info
- Publication number
- JPH0278966A JPH0278966A JP22981388A JP22981388A JPH0278966A JP H0278966 A JPH0278966 A JP H0278966A JP 22981388 A JP22981388 A JP 22981388A JP 22981388 A JP22981388 A JP 22981388A JP H0278966 A JPH0278966 A JP H0278966A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- integral
- period
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract description 8
- 238000007493 shaping process Methods 0.000 abstract description 5
- 238000005259 measurement Methods 0.000 abstract description 4
- 230000000630 rising effect Effects 0.000 description 5
- 230000003252 repetitive effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、入力信号の一波毎の波長が最大から漸減し
て再び上記最大へ戻ることで一周期を構成するか、また
は、入力信号の一波毎の波長が最大から漸減して最小を
むかえ更に漸増して、上記最大の波長を右する一波へ戻
って一因明を構成するような所謂繰り返し信号の周期(
上記の一周期)を測定づる場合に用いられる周期測定回
路に閉覆るものである。
て再び上記最大へ戻ることで一周期を構成するか、また
は、入力信号の一波毎の波長が最大から漸減して最小を
むかえ更に漸増して、上記最大の波長を右する一波へ戻
って一因明を構成するような所謂繰り返し信号の周期(
上記の一周期)を測定づる場合に用いられる周期測定回
路に閉覆るものである。
(従来の技術)
従来の断種測定回路では、−周期に相当するゲー1へ信
号により入力信号を適当に区切り周波数をh1数1−る
にうにしていた(例えば、特開昭53−125873号
)。しかしながら、この従来の周期測定回路では、ゲー
ト信号と入力信号との位相関係のずれにより高精度な測
定が行えず、これを補正するため回路が複雑化夛δとい
う問題点が生じていた。
号により入力信号を適当に区切り周波数をh1数1−る
にうにしていた(例えば、特開昭53−125873号
)。しかしながら、この従来の周期測定回路では、ゲー
ト信号と入力信号との位相関係のずれにより高精度な測
定が行えず、これを補正するため回路が複雑化夛δとい
う問題点が生じていた。
(発明が解決しようとする課題)
上記のように従来の周期測定回路では、−周期に相当す
るゲート信号により入ツノ信号を適当に区切り周波数を
計数するようにしていたため、グ=r−信号と入力信号
との位相関係のずれが問題となり、これを補正するため
回路が複雑化りるという問題点が生じていた。
るゲート信号により入ツノ信号を適当に区切り周波数を
計数するようにしていたため、グ=r−信号と入力信号
との位相関係のずれが問題となり、これを補正するため
回路が複雑化りるという問題点が生じていた。
本発明はこのような従来の周期測定回路の問題点を解決
せんとしてなされたもので、その目的は、所E′ニア綴
り返し信号の周期を簡単な構成で粕磨口く測定り゛るこ
とが可能な周期測定回路を提供することである。
せんとしてなされたもので、その目的は、所E′ニア綴
り返し信号の周期を簡単な構成で粕磨口く測定り゛るこ
とが可能な周期測定回路を提供することである。
[発明の構成]
(課題を解決するための手段)
本発明では積分によって入力信号の一波の長さに相当す
る積分信号を得る積分手段と、この積分手段が現に19
だ積分信号と前回に得た積分信号とを比較しこの前後に
係る積分信号の積分量の多少関係の変化に基づいて一周
期艮を決定する周明艮決定手段とを備えさせて周期測定
回路を構成した。
る積分信号を得る積分手段と、この積分手段が現に19
だ積分信号と前回に得た積分信号とを比較しこの前後に
係る積分信号の積分量の多少関係の変化に基づいて一周
期艮を決定する周明艮決定手段とを備えさせて周期測定
回路を構成した。
(作用)
上記構成によると、入力信号が繰り返し信号である場合
、−周期を越えると一波の波長が必ず最大から短いもの
へ遷移覆るので、積分信号の積分ωは多い−bのから少
ないものへと変化する。この変化点から次の変化点が捕
えられるので一周期を検出できる。
、−周期を越えると一波の波長が必ず最大から短いもの
へ遷移覆るので、積分信号の積分ωは多い−bのから少
ないものへと変化する。この変化点から次の変化点が捕
えられるので一周期を検出できる。
(実施例)
以下、図面を参照して本発明の一実施例を説明する。第
1図は本発明の一実施例に係る周期測定回路のブロック
図である。同図において1は入力信号aの一波の波長が
直前の一波の波長より短くなった場合に信号レベルを遷
移(ここではトルベルl\遷移)さUるj−リガ回路で
ある。このトリガ回路1には波形整形回路11が含まれ
、第2図に示されるような正弦波のパノノ信号aを、そ
の変種点から山側部分を含み次の変極点へ到る部分がパ
□ルスとなるように変換した信@bを得る。この信
号すは分配器12及びワンショットマルチバイブレ
ータ(ワンショット回路という)20へ与えられる。
1図は本発明の一実施例に係る周期測定回路のブロック
図である。同図において1は入力信号aの一波の波長が
直前の一波の波長より短くなった場合に信号レベルを遷
移(ここではトルベルl\遷移)さUるj−リガ回路で
ある。このトリガ回路1には波形整形回路11が含まれ
、第2図に示されるような正弦波のパノノ信号aを、そ
の変種点から山側部分を含み次の変極点へ到る部分がパ
□ルスとなるように変換した信@bを得る。この信
号すは分配器12及びワンショットマルチバイブレ
ータ(ワンショット回路という)20へ与えられる。
ワンショット回路20は、信号すのパルスの立Fかりに
同期して所定幅で立下がる第2図の如き信号Cを出力す
る。この信号Cは切替回路19、d延回路22、フリッ
プフロップ18へ与えられる。切替回路19は信@Cの
立上り毎に信号レベルを変換した信号08発生して分配
器12及びFX−ORゲート17へ与える。分配器12
は切替回路19の出力信号eがレベルを遷移する毎に入
力される信@b及び信号dを、積分回路151と積分回
路152との一方に交互に切替えて送出する。遅延回路
22は積分回路15t 、 152へ与えるクリヤ信号
を作り出すため、比較回路16による比較結果がフリッ
プ40ツブ18に取込まれるのに必要な14間だCプ信
@Cを遅延さけてワンショット回路21へ与える。ワン
ショット回路21は遅延回路22の出力に同期し、ワン
ショット回路20の出ツノと同じパルス幅で立下がる信
号dを出力する。この信号dは分配器12を介して積分
回路151,152のクリヤ端子CLRへ交互に与えら
れる。積分回路151.152は分配器12を介して与
えられる信Rbの積分を行い、分配器12を介して与え
られる信qdがトルベルのときにクリヤされる。分配器
12を介して与えられるイハ号すと信号dとは同時に切
替回路19で切替えられるので、積分回路151,15
2の−hがクリヤされてからこの一方で積分動作が行わ
れることになる。積分回路151で得られた積分信号q
と積分回路152で得られた積分信号りとは比較回路1
6へ与えられて比較される。比較回路16は積分信号q
の大きさが積分信号りの大きさより大であればトルベル
、逆であればl(レベルの出力信号iをEX−ORゲー
ト17へ与える。これによってEX−ORゲート17か
らは前回の積分信号の大きさより今回(現に)jqられ
た積分信号の大ぎざが小さければ、トlレベルとなる信
号が出力され、この信号がワンショット回路20から出
力される信MCの立上りでフリップフロップ18に取込
まれて信号fとされてフリップフロップ2のクロック端
子へ与えられる。フリップフロップ2は信号fの立上り
でフリップフロップ3の出力信号を取込み信号にとして
出力する。フリップフロップ3は図示せぬスイッチ等の
操作により与えられるスター1〜信Mjが立上がると、
入力端子へvcoが与えられているためにその出力を1
ルベルとしフリップフロップ2の入力端子へ与え、フリ
ップフロップ2がセット状態となるとリセットされる。
同期して所定幅で立下がる第2図の如き信号Cを出力す
る。この信号Cは切替回路19、d延回路22、フリッ
プフロップ18へ与えられる。切替回路19は信@Cの
立上り毎に信号レベルを変換した信号08発生して分配
器12及びFX−ORゲート17へ与える。分配器12
は切替回路19の出力信号eがレベルを遷移する毎に入
力される信@b及び信号dを、積分回路151と積分回
路152との一方に交互に切替えて送出する。遅延回路
22は積分回路15t 、 152へ与えるクリヤ信号
を作り出すため、比較回路16による比較結果がフリッ
プ40ツブ18に取込まれるのに必要な14間だCプ信
@Cを遅延さけてワンショット回路21へ与える。ワン
ショット回路21は遅延回路22の出力に同期し、ワン
ショット回路20の出ツノと同じパルス幅で立下がる信
号dを出力する。この信号dは分配器12を介して積分
回路151,152のクリヤ端子CLRへ交互に与えら
れる。積分回路151.152は分配器12を介して与
えられる信Rbの積分を行い、分配器12を介して与え
られる信qdがトルベルのときにクリヤされる。分配器
12を介して与えられるイハ号すと信号dとは同時に切
替回路19で切替えられるので、積分回路151,15
2の−hがクリヤされてからこの一方で積分動作が行わ
れることになる。積分回路151で得られた積分信号q
と積分回路152で得られた積分信号りとは比較回路1
6へ与えられて比較される。比較回路16は積分信号q
の大きさが積分信号りの大きさより大であればトルベル
、逆であればl(レベルの出力信号iをEX−ORゲー
ト17へ与える。これによってEX−ORゲート17か
らは前回の積分信号の大きさより今回(現に)jqられ
た積分信号の大ぎざが小さければ、トlレベルとなる信
号が出力され、この信号がワンショット回路20から出
力される信MCの立上りでフリップフロップ18に取込
まれて信号fとされてフリップフロップ2のクロック端
子へ与えられる。フリップフロップ2は信号fの立上り
でフリップフロップ3の出力信号を取込み信号にとして
出力する。フリップフロップ3は図示せぬスイッチ等の
操作により与えられるスター1〜信Mjが立上がると、
入力端子へvcoが与えられているためにその出力を1
ルベルとしフリップフロップ2の入力端子へ与え、フリ
ップフロップ2がセット状態となるとリセットされる。
フリップ70ツブ2の出力信号にはアンドゲート5へ与
えられ、出力信号kがトルベルの期間クロック発生回路
4から出力されたクロックを通過させてカウンタ6へ与
える。クロツり発生回路4は入力信号aの一周明をカラ
ン1〜ザるのに必要十分な周波数のクロックを発生する
。
えられ、出力信号kがトルベルの期間クロック発生回路
4から出力されたクロックを通過させてカウンタ6へ与
える。クロツり発生回路4は入力信号aの一周明をカラ
ン1〜ザるのに必要十分な周波数のクロックを発生する
。
カウンタ6はアンドゲート5を介して到来するクロック
で歩進される。
で歩進される。
このように構成された開明測定回路において、第2図に
示されるような繰り返し信号である入力4a I−)
aが到来し、図示Uぬスイッチ等の操作でスター1〜信
号jにパルスが発生されたとする。すると、フリップフ
ロップ3がセラ1〜状態となり、フリップフロップ2の
入力端子にトルベルの信号が与えられた状態となるが、
1〜リガ回路1の出乃信θfがしレベルのままであるた
め、フリップフロップ2の出力信号kがトルベルで)7
ン1−ゲート5は開かれていない。入力信号aの一波毎
の波長に相当して波形整形回路11から出力8れた信号
すの各パルスのパルス幅が第2図に示すように18」。
示されるような繰り返し信号である入力4a I−)
aが到来し、図示Uぬスイッチ等の操作でスター1〜信
号jにパルスが発生されたとする。すると、フリップフ
ロップ3がセラ1〜状態となり、フリップフロップ2の
入力端子にトルベルの信号が与えられた状態となるが、
1〜リガ回路1の出乃信θfがしレベルのままであるた
め、フリップフロップ2の出力信号kがトルベルで)7
ン1−ゲート5は開かれていない。入力信号aの一波毎
の波長に相当して波形整形回路11から出力8れた信号
すの各パルスのパルス幅が第2図に示すように18」。
r61 r4J、[6J、r8Jと漸減、漸増を繰り
返すとする。信号すのパルスb1が波形整形回路11か
ら出力されたとき、切替回路19の出力信号eは1ルベ
ルであり、信号す及び信qdが積分回路151へ与えら
れるように分配器12が切替えられている。そこで、積
分回路151が信号dの立下りでクリヤされ、信号すの
パルスb1のパルス幅に相当した積分信号qを得る。一
方積分回路152はこれJ:り先にパルスboのパルス
幅に相当した積分信号h4!i−得ており、比較回路1
6による比較の結果パルスboのパルス幅(r6J )
がパルスb1のパルス幅(r8J’)より短かく、積分
信号Qが積分信号りより大きいから比較回路16の出力
信号iはトルベルとなる。これより先に、パルスb1の
立下がりで切替回路19の出力信号eがトルベルに遷移
するためEX−ORゲート17の出力信号はトルベルの
ままで7リツプ70ツ118の出力信号fもトルベルを
維持する。次に、出力信号eがトルベルに遷移したこと
により、分配器12が切替えられ積分回路152に信号
dが与えられてクリへ7がなされ、パルスb2の積分が
行われる。このとき、積分信号qが積分信@hより小さ
いため相変らず比較回路16の出力信号iはトルベルで
あるが、パルスb2の立下がりで出力信号eがトルベル
へ遷移するためEX−ORゲート17の出力信号はトル
ベルとなる。フリップ70ツブ18ではこの]」レベル
の信号を信号Cの立上がりで取込んでその出力fがi」
レベルとなる。この結果フリップ70ツブ2もセット状
態となるから信号kがトルベルとなってアントゲ丁千5
が聞かれカウンタ、6か 、クロック発生日i4から与
えられるクロックにより歩進されることにへる。
返すとする。信号すのパルスb1が波形整形回路11か
ら出力されたとき、切替回路19の出力信号eは1ルベ
ルであり、信号す及び信qdが積分回路151へ与えら
れるように分配器12が切替えられている。そこで、積
分回路151が信号dの立下りでクリヤされ、信号すの
パルスb1のパルス幅に相当した積分信号qを得る。一
方積分回路152はこれJ:り先にパルスboのパルス
幅に相当した積分信号h4!i−得ており、比較回路1
6による比較の結果パルスboのパルス幅(r6J )
がパルスb1のパルス幅(r8J’)より短かく、積分
信号Qが積分信号りより大きいから比較回路16の出力
信号iはトルベルとなる。これより先に、パルスb1の
立下がりで切替回路19の出力信号eがトルベルに遷移
するためEX−ORゲート17の出力信号はトルベルの
ままで7リツプ70ツ118の出力信号fもトルベルを
維持する。次に、出力信号eがトルベルに遷移したこと
により、分配器12が切替えられ積分回路152に信号
dが与えられてクリへ7がなされ、パルスb2の積分が
行われる。このとき、積分信号qが積分信@hより小さ
いため相変らず比較回路16の出力信号iはトルベルで
あるが、パルスb2の立下がりで出力信号eがトルベル
へ遷移するためEX−ORゲート17の出力信号はトル
ベルとなる。フリップ70ツブ18ではこの]」レベル
の信号を信号Cの立上がりで取込んでその出力fがi」
レベルとなる。この結果フリップ70ツブ2もセット状
態となるから信号kがトルベルとなってアントゲ丁千5
が聞かれカウンタ、6か 、クロック発生日i4から与
えられるクロックにより歩進されることにへる。
以下、パルスb3によって積分回路151の積分信号q
が積分回路152.の積分信号りより小さぐなり比較回
路1Gの出力重量iはトルベルを呈し、次にパルスb4
によつ【出力信@iは1−ルベルを♀し、パルスbcよ
って出力信号iはトルベルを呈し、パルスb によっ□
て出力信z iはトルベル、を呈する。これと対応して
信号eのレベルは[L、]・1−1.1 、 HJと変
化する“から、フリップフロップ ・、18の出力信号
fは、パルスb4の積分結果に基づパく比較動作により
信@iがトルベルのとぎ信qcの立上りで立下った後、
パルスb6の積分結果に以づく比較動作により信号iが
トルベルとなったとぎ信@Cの立上りで再び立上ってl
−ルベルとなる。一方、フリップ70ツブ2は信号fの
最初の立上りでセットされ、次の立上りでリセットされ
るから、その出力信号には信@fが立上ってから立下が
り再度立:上がる5までの間−つまり、パルスφ2にに
ってヰ較回路16の出力信号iがLし祇ル”となってか
ら二周’r’il]、’、’+”!tのパルスb6によ
って同じく比較回路16の、出カニ信円iがトルベルと
なるまでの一周期の間−トルベルを維持する。この結果
、第2図fに赤す一周期の間はアンドゲート5がGfl
かれこの間に到来づるクロックでカウンタ6が歩進され
ることになるから、カウンタ6の計数値が一周期を示す
値となることが判る。
が積分回路152.の積分信号りより小さぐなり比較回
路1Gの出力重量iはトルベルを呈し、次にパルスb4
によつ【出力信@iは1−ルベルを♀し、パルスbcよ
って出力信号iはトルベルを呈し、パルスb によっ□
て出力信z iはトルベル、を呈する。これと対応して
信号eのレベルは[L、]・1−1.1 、 HJと変
化する“から、フリップフロップ ・、18の出力信号
fは、パルスb4の積分結果に基づパく比較動作により
信@iがトルベルのとぎ信qcの立上りで立下った後、
パルスb6の積分結果に以づく比較動作により信号iが
トルベルとなったとぎ信@Cの立上りで再び立上ってl
−ルベルとなる。一方、フリップ70ツブ2は信号fの
最初の立上りでセットされ、次の立上りでリセットされ
るから、その出力信号には信@fが立上ってから立下が
り再度立:上がる5までの間−つまり、パルスφ2にに
ってヰ較回路16の出力信号iがLし祇ル”となってか
ら二周’r’il]、’、’+”!tのパルスb6によ
って同じく比較回路16の、出カニ信円iがトルベルと
なるまでの一周期の間−トルベルを維持する。この結果
、第2図fに赤す一周期の間はアンドゲート5がGfl
かれこの間に到来づるクロックでカウンタ6が歩進され
ることになるから、カウンタ6の計数値が一周期を示す
値となることが判る。
本実施例では、入力、信号a−が一周期を越えると−そ
の一波(止弦波の谷から次の谷)の波長が必ず大から小
へと変化す゛ることに鑑みて、波長の大小関係を積分信
号の積分Φの多少関係に置き換えているため、繰り返し
信号の一周期を的確に測定可能となる。
の一波(止弦波の谷から次の谷)の波長が必ず大から小
へと変化す゛ることに鑑みて、波長の大小関係を積分信
号の積分Φの多少関係に置き換えているため、繰り返し
信号の一周期を的確に測定可能となる。
なお、本実施例では積分回路を2個設けたが、積分回路
の出力を切j条えてラッチする構成を持たせると、積分
回路は1個で済む。
の出力を切j条えてラッチする構成を持たせると、積分
回路は1個で済む。
[発明の効果]
以上説明したように本発明によれば、パノノ信号が繰り
返し信号である限り、−周期を越えると一波の波長が必
ず最大から短いものへ遷移するから、積分手段で一波の
長さに相当する積分信号を19で前後で比較してゆくと
、積分量の多少関係が各−波の波長の繰り返しに対応し
て繰り返されることが検出でき、これに基づき一周期長
が簡単な構成で精度よく測定できるのである。
返し信号である限り、−周期を越えると一波の波長が必
ず最大から短いものへ遷移するから、積分手段で一波の
長さに相当する積分信号を19で前後で比較してゆくと
、積分量の多少関係が各−波の波長の繰り返しに対応し
て繰り返されることが検出でき、これに基づき一周期長
が簡単な構成で精度よく測定できるのである。
第1図は本発明の一実施例に係る周期測定回路のブロッ
ク図、第2図は第1図に示された一実施例の動作を説明
するための波形図である。 1・・・1〜リガ回路 2、3.18・・・ノリツブフロップ 4・・・クロック発生回路 6・・・カウンタ 11・・・波形整形回路 12・・・分1!Ii!器 15、 、152・・・積分回路 16・・・比較回路 19・・・切8回路 20、21・・・ワンショッ1〜回路 22・・・遅延回路 代理人 弁理士 則 近 憲 化 量 山王 −
ク図、第2図は第1図に示された一実施例の動作を説明
するための波形図である。 1・・・1〜リガ回路 2、3.18・・・ノリツブフロップ 4・・・クロック発生回路 6・・・カウンタ 11・・・波形整形回路 12・・・分1!Ii!器 15、 、152・・・積分回路 16・・・比較回路 19・・・切8回路 20、21・・・ワンショッ1〜回路 22・・・遅延回路 代理人 弁理士 則 近 憲 化 量 山王 −
Claims (1)
- 積分によって入力信号の一波の長さに相当する積分信号
を得る積分手段と、この積分手段が現に得た積分信号と
前回に得た積分信号とを比較しこの前後に係る積分信号
の積分量の多少関係の変化に基づいて一周期長を決定す
る周期長決定手段とが備えられていることを特徴とする
周期測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22981388A JPH0278966A (ja) | 1988-09-16 | 1988-09-16 | 周期測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22981388A JPH0278966A (ja) | 1988-09-16 | 1988-09-16 | 周期測定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0278966A true JPH0278966A (ja) | 1990-03-19 |
Family
ID=16898070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22981388A Pending JPH0278966A (ja) | 1988-09-16 | 1988-09-16 | 周期測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0278966A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010529450A (ja) * | 2007-06-07 | 2010-08-26 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | 正弦波周期の決定 |
KR20160018239A (ko) | 2014-08-08 | 2016-02-17 | 박승규 | 공간활용 여닫이문 |
-
1988
- 1988-09-16 JP JP22981388A patent/JPH0278966A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010529450A (ja) * | 2007-06-07 | 2010-08-26 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | 正弦波周期の決定 |
KR20160018239A (ko) | 2014-08-08 | 2016-02-17 | 박승규 | 공간활용 여닫이문 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975634A (en) | Jitter measurement device | |
JPS6212880A (ja) | タイミング発生装置 | |
US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
TW201526550A (zh) | 電路延遲監測設備及方法 | |
JP2002116231A (ja) | ゲート遷移をカウントする回路 | |
JP2003513249A (ja) | 信号エッジ間の間隔を測定するための装置 | |
JPH0278966A (ja) | 周期測定回路 | |
US3505594A (en) | Interpolating time interval counter with course count ambiguity eliminating means | |
JPH02124637A (ja) | 同期検出回路 | |
JPWO2007105487A1 (ja) | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用lsi | |
RU2260830C1 (ru) | Устройство для измерения интервала времени | |
JP3006550B2 (ja) | クロック調整回路 | |
JPH10135796A (ja) | 外部同期方法及び外部同期回路 | |
JPH0278965A (ja) | 周期測定回路 | |
JPH058995B2 (ja) | ||
US6072338A (en) | Method of and device for determining pulse width | |
JPH0455274B2 (ja) | ||
JP2543514B2 (ja) | タイミング信号発生器 | |
JP2885494B2 (ja) | クロックパルス発生回路 | |
JPH0691438B2 (ja) | 周期制御パルス発生回路 | |
JPH0770996B2 (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
SU881992A1 (ru) | Устройство дл дискретного измерени фазы сигнала | |
JPH02246514A (ja) | タイミング信号発生器 | |
JPH08149119A (ja) | ビット位相同期回路 | |
JPH0410726A (ja) | 網の遅延時間測定装置 |