JPH0265431A - サイクリックリダンダンシーチェック方式 - Google Patents
サイクリックリダンダンシーチェック方式Info
- Publication number
- JPH0265431A JPH0265431A JP21704588A JP21704588A JPH0265431A JP H0265431 A JPH0265431 A JP H0265431A JP 21704588 A JP21704588 A JP 21704588A JP 21704588 A JP21704588 A JP 21704588A JP H0265431 A JPH0265431 A JP H0265431A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- cyclic redundancy
- time slot
- circuit
- redundancy check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000004122 cyclic group Chemical group 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＣＥＰＴ系一次群端局装置のサイクリック
リダンダンシー（巡回冗長）チエツク（Ｃｙｃｌｉｃ
Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ＝ＣＲＣＪ方式
に関し、特に回路を簡単化したサイクリック リダンダ
ンシー チエツク方式に関する。
リダンダンシー（巡回冗長）チエツク（Ｃｙｃｌｉｃ
Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ＝ＣＲＣＪ方式
に関し、特に回路を簡単化したサイクリック リダンダ
ンシー チエツク方式に関する。
（従来の技術）
欧州ｉ準で定められている、いわゆるＣＥＰＴ系、一次
群端局装置に使用されるサイクリックリダンダンシー
チエツク方式におけるマルチフレームについては、ＣＣ
ＩＴＴ Ｒｅｃ、Ｇ７０４ ２．３．３（Ｇｅｎｅｖ
ａ、 １９８５゜Ｒｅｄ Ｂｏｏｋ）に詳述され
ている如く、２゜０４８ＫＨ２のフレーム構成中のタイ
ムスロット１６のマルチフレーム構成とは全く関連がな
く無相関に構成されている。
群端局装置に使用されるサイクリックリダンダンシー
チエツク方式におけるマルチフレームについては、ＣＣ
ＩＴＴ Ｒｅｃ、Ｇ７０４ ２．３．３（Ｇｅｎｅｖ
ａ、 １９８５゜Ｒｅｄ Ｂｏｏｋ）に詳述され
ている如く、２゜０４８ＫＨ２のフレーム構成中のタイ
ムスロット１６のマルチフレーム構成とは全く関連がな
く無相関に構成されている。
つまり、従来方式においては、第４図にそのマルチフレ
ーム構成の一例を示している如く、タイムスロット（Ｔ
Ｓ）１６のマルチフレーム構成とタイムスロットＴＳＯ
のマルチフレーム構成が一致していない、即ち、タイム
スロット０のフレームＯとタイムスロット１６のフレー
ム０が一致していない０図中、ＭＡはタイムスロット１
６のマルチフレームアライメント信号を、ＦＡはマルチ
フレーム対局警報を示す。
ーム構成の一例を示している如く、タイムスロット（Ｔ
Ｓ）１６のマルチフレーム構成とタイムスロットＴＳＯ
のマルチフレーム構成が一致していない、即ち、タイム
スロット０のフレームＯとタイムスロット１６のフレー
ム０が一致していない０図中、ＭＡはタイムスロット１
６のマルチフレームアライメント信号を、ＦＡはマルチ
フレーム対局警報を示す。
この従来方式を構成する送信側回路は第５図に示されて
いる。フレームアライメント信号発生器１１からの制御
信号１７．３３でｆｌＪｍされるマルチフレームアライ
メント信号発生器１２とサイクリック リダンダンシー
チエツク用マルチフレームアライメント信号発生器１
３からのマルチフレームアライメント信号２０とサイク
リック リダンダンシー チエツク用マルチフレーム信
号２１およびフレームアライメント信号１つとに基づい
て、送信側人力ＰＣＭ信号１０はコンバイナー１４にて
供給された後、サイクリック リダンダンシー チエツ
ク方式ダ１５を通して送信側出力ＰＣＭ信号１６を得て
いる。受信回路は第６Ｉ２Ｉに示す如く構成されている
。入力ＰＣＭ信号２６は、フレーム同期回路２２とサイ
クリック リダンダンシー チエツクデコーダー２５に
入力されるとともに受信側出力ｐ ｃ ｙｔ 信号３１
となる。フレーム同期回路２２は入力ＰＣＭ信号２６と
デコーダー２５からの制＃信号３５に基づいてフレーム
同期を行い、マルチフレーム同期回路２３とサイクリッ
ク リダンダンシー チエツク同期回路２４を制御する
ための制御信号２９．３４を供給する。
いる。フレームアライメント信号発生器１１からの制御
信号１７．３３でｆｌＪｍされるマルチフレームアライ
メント信号発生器１２とサイクリック リダンダンシー
チエツク用マルチフレームアライメント信号発生器１
３からのマルチフレームアライメント信号２０とサイク
リック リダンダンシー チエツク用マルチフレーム信
号２１およびフレームアライメント信号１つとに基づい
て、送信側人力ＰＣＭ信号１０はコンバイナー１４にて
供給された後、サイクリック リダンダンシー チエツ
ク方式ダ１５を通して送信側出力ＰＣＭ信号１６を得て
いる。受信回路は第６Ｉ２Ｉに示す如く構成されている
。入力ＰＣＭ信号２６は、フレーム同期回路２２とサイ
クリック リダンダンシー チエツクデコーダー２５に
入力されるとともに受信側出力ｐ ｃ ｙｔ 信号３１
となる。フレーム同期回路２２は入力ＰＣＭ信号２６と
デコーダー２５からの制＃信号３５に基づいてフレーム
同期を行い、マルチフレーム同期回路２３とサイクリッ
ク リダンダンシー チエツク同期回路２４を制御する
ための制御信号２９．３４を供給する。
サイクリック リダンダンシー チエツクデコーダー２
５は、同期回路２４からの制御を信号２７と入力ＰＣＭ
信号２６を受けてサイクツツク リダンダンシー チエ
ツク警報出力２８を出力する。
５は、同期回路２４からの制御を信号２７と入力ＰＣＭ
信号２６を受けてサイクツツク リダンダンシー チエ
ツク警報出力２８を出力する。
（発明が解決しようとするｔＳＵ＞
以上のように従来方式では、送信回路においてＣＲＣ（
Ｃｙｃｌｉｃ Ｒｅｄｕｎｒ３ａｎｃｙＣｈｅｃｋ）
用マルチフレームアライメント信号発生器１３がマルチ
フレーム信号発生器と同期しているため回路１３が複雑
になる。同様に受信回路においてもＣＲＣ同期回路２４
がマルチフレーム同期回路２３と同期していないため送
信回路と同様に回路２４の規模が大きくなってしまう。
Ｃｙｃｌｉｃ Ｒｅｄｕｎｒ３ａｎｃｙＣｈｅｃｋ）
用マルチフレームアライメント信号発生器１３がマルチ
フレーム信号発生器と同期しているため回路１３が複雑
になる。同様に受信回路においてもＣＲＣ同期回路２４
がマルチフレーム同期回路２３と同期していないため送
信回路と同様に回路２４の規模が大きくなってしまう。
言い換えれば、上記従来方式においては、タイムスロッ
ト１６のマルチフレーム構成も１６フレームを１マルチ
フレームとしており、又、一方でサイクリック リダン
ダンシー チエツクにおいてら１６フレームを１フレー
ムで構成しているにもかかわらず両者の相関がないため
にサイクリックリダンダンシー チエツクの送信側のサ
イクリック リダンダンシー チエツク用マルチフレー
ムアライメント信号発生器と受信側のサイクリック リ
ダンダンシー チエツク同期回路が非常に複雑かつ大規
模になるという欠点を有している。
ト１６のマルチフレーム構成も１６フレームを１マルチ
フレームとしており、又、一方でサイクリック リダン
ダンシー チエツクにおいてら１６フレームを１フレー
ムで構成しているにもかかわらず両者の相関がないため
にサイクリックリダンダンシー チエツクの送信側のサ
イクリック リダンダンシー チエツク用マルチフレー
ムアライメント信号発生器と受信側のサイクリック リ
ダンダンシー チエツク同期回路が非常に複雑かつ大規
模になるという欠点を有している。
（課題を解決するための手段）
本発明によるサイクリック リダンダンシーチエツク方
式はＣＥＰＴ系、一次群端局装置におけるサイクリック
リダンダンシー チエツク方式において送信側にタイ
ムスロット１６のマルチフレームアライメント信号発生
器と、この信号発生器と同期動作するサイクリｙり リ
ダンダンシー チエツク マルチフレームアライメント
信号発生器とを備え、受信側に、タイムスロット１６マ
ルチフレーム同期回路と、この同期回路と同期動作する
サイクリック リダンダンシー チエツク同期回路とを
備えタイムスロット１６のマルチフレーム構成とタイム
スロットのサイクリックリダンダンシー チエツクのマ
ルチフレーム構成とを一致させる。
式はＣＥＰＴ系、一次群端局装置におけるサイクリック
リダンダンシー チエツク方式において送信側にタイ
ムスロット１６のマルチフレームアライメント信号発生
器と、この信号発生器と同期動作するサイクリｙり リ
ダンダンシー チエツク マルチフレームアライメント
信号発生器とを備え、受信側に、タイムスロット１６マ
ルチフレーム同期回路と、この同期回路と同期動作する
サイクリック リダンダンシー チエツク同期回路とを
備えタイムスロット１６のマルチフレーム構成とタイム
スロットのサイクリックリダンダンシー チエツクのマ
ルチフレーム構成とを一致させる。
（実施例）
次に本発明について図面を参照して説明する。
第１図は本発明によるサイクリック リダンダンシー
チエツク方式の一実施例のマルチフレーム構成である。
チエツク方式の一実施例のマルチフレーム構成である。
図に示すとおり本発明では、タイムスロット１６のフレ
ームＯとサイクリック リダンダンシーチエツクのフレ
ーム０とを一致させる構成をとっている０図中、Ｃ１〜
Ｃ４はサイクリック リダンダンシー チエツクビット
を、Ａはフレーム対局警報を、ＳＰＩとＳＰ２は国内と
国際向のスペアビットを示す、また、ＭＡとＦＡは第４
図と同様、タイムスロット１６のマルチフレームアライ
メント信号とマルチフレーム対局警報を示し、ＳＢは信
号ビットを示す。
ームＯとサイクリック リダンダンシーチエツクのフレ
ーム０とを一致させる構成をとっている０図中、Ｃ１〜
Ｃ４はサイクリック リダンダンシー チエツクビット
を、Ａはフレーム対局警報を、ＳＰＩとＳＰ２は国内と
国際向のスペアビットを示す、また、ＭＡとＦＡは第４
図と同様、タイムスロット１６のマルチフレームアライ
メント信号とマルチフレーム対局警報を示し、ＳＢは信
号ビットを示す。
第２図と第３図は第１図のフレーム構成を実線するため
の送信側と受信側の回路構成図である。
の送信側と受信側の回路構成図である。
第２図と第３図において第５図と第６図と同一同符号は
同一要素を示す。
同一要素を示す。
第２図において、マルチフレームアライメント信号発生
器１２はフレームアライメント信号発生器１１からの制
御信号１７により制御され、更にＣＲＣ用マルチフレー
ムアライメント信号発生器１３は発生器１２からの同期
用制御信号１８により発生器１２と同期して、第１図の
如くタイムスロット０とタイムスロット１６のマルチフ
レーム構成を一致させる。つぎにコンバイナー１４にて
フレームアライメント信号１つ、マルチフレームアライ
メント信号２０．ＣＲＣ用マルチフレームアライメント
信号２１を結合して２．０４８ｋｂ／ＳのＰＣＭ信号を
生成し、次段のＣＲＣコーダー１５にて、第１図におけ
るＣＲＣＢｉｔ８を付加し、送信側出力ＰＣＭ信号１６
として出力する。
器１２はフレームアライメント信号発生器１１からの制
御信号１７により制御され、更にＣＲＣ用マルチフレー
ムアライメント信号発生器１３は発生器１２からの同期
用制御信号１８により発生器１２と同期して、第１図の
如くタイムスロット０とタイムスロット１６のマルチフ
レーム構成を一致させる。つぎにコンバイナー１４にて
フレームアライメント信号１つ、マルチフレームアライ
メント信号２０．ＣＲＣ用マルチフレームアライメント
信号２１を結合して２．０４８ｋｂ／ＳのＰＣＭ信号を
生成し、次段のＣＲＣコーダー１５にて、第１図におけ
るＣＲＣＢｉｔ８を付加し、送信側出力ＰＣＭ信号１６
として出力する。
受信側においては、受信側人力ＰＣＭ信号２６は、フレ
ーム同期回路２２にてフレーム同期をとられた後、その
結果による制御信号２９によりマルチフレーム同期回路
２３にてタイムスロット１６のマルチフレーム同期をと
る。ここで本発明によるフレーム構成ではタイムスロッ
ト１６と０とのマルチフレームが一致しているためにＣ
ＲＣ同期回路２４に同期回路２３から同期回路用制御信
号３０を送出する。ＣＲＣ同期回Ｆ＃Ｉ２４においては
タイムスロット１６と０とのマルチフレームは一致して
いるため、きわめて単純な回路において必要機能を実現
できる。
ーム同期回路２２にてフレーム同期をとられた後、その
結果による制御信号２９によりマルチフレーム同期回路
２３にてタイムスロット１６のマルチフレーム同期をと
る。ここで本発明によるフレーム構成ではタイムスロッ
ト１６と０とのマルチフレームが一致しているためにＣ
ＲＣ同期回路２４に同期回路２３から同期回路用制御信
号３０を送出する。ＣＲＣ同期回Ｆ＃Ｉ２４においては
タイムスロット１６と０とのマルチフレームは一致して
いるため、きわめて単純な回路において必要機能を実現
できる。
更にＣＲＣ同期回路２４からの制御信号２７によりＣＲ
Ｃデコーダ２５では入力ＰＣＭ信号２６中ＣＲＣＢｉｔ
８をデコードし、チエツクする。
Ｃデコーダ２５では入力ＰＣＭ信号２６中ＣＲＣＢｉｔ
８をデコードし、チエツクする。
この際、ある一定のレベルをこえて誤りが検出された場
合はＣＲＣ警報出力２８としてアラーム情報を外部に出
力すると同時に極度に誤りが多い場合においてはフレー
ム同期が疑似同期に入っていると判断して制御信号３２
によりフレーム同期回路２２を制御して、再度フレーム
同期をとりなおす。
合はＣＲＣ警報出力２８としてアラーム情報を外部に出
力すると同時に極度に誤りが多い場合においてはフレー
ム同期が疑似同期に入っていると判断して制御信号３２
によりフレーム同期回路２２を制御して、再度フレーム
同期をとりなおす。
（発明の効果）
以上説明したように本発明はタイムスロット１６、マル
チフレームアライメント信号発生器と当該発生器に同期
するサイクリック リダンダンシチエツク マルチフレ
ームアライメント信号発生器とタイムスロット１６マル
チフレーム同期回路と、該同期回路に同期するサイクリ
ック リダンダンシー チエツク同期回路を有し、タイ
ムスロット１６のマルチフレーム構成とタイムスロット
Ｏのサイクリック リダンダンシー チエツクのマルチ
フレーム構成とを一致させることにより、サイクリック
リダンダンシー チエツクマルチフレームアライメン
ト信号発生器とサイクリック リダンダンシー チエツ
ク同期回路の回路構成を簡略化することが可能となり結
果的に小型、低消費電力、高信顆性の回路の実現が可能
となる効果がある。
チフレームアライメント信号発生器と当該発生器に同期
するサイクリック リダンダンシチエツク マルチフレ
ームアライメント信号発生器とタイムスロット１６マル
チフレーム同期回路と、該同期回路に同期するサイクリ
ック リダンダンシー チエツク同期回路を有し、タイ
ムスロット１６のマルチフレーム構成とタイムスロット
Ｏのサイクリック リダンダンシー チエツクのマルチ
フレーム構成とを一致させることにより、サイクリック
リダンダンシー チエツクマルチフレームアライメン
ト信号発生器とサイクリック リダンダンシー チエツ
ク同期回路の回路構成を簡略化することが可能となり結
果的に小型、低消費電力、高信顆性の回路の実現が可能
となる効果がある。
第１図は本発明によるサイクリック リダンダンシー
チエツク方式の一実施例を示すタイムスロット１６とサ
イクリック リダンダンシー チエツクのマルチフレー
ム構成図、第２図は本発明の一実施例による送信側回路
のブロック図、第３図は本発明の一実施例による受信側
回路のブロック図、第４図は従来のタイムスロット１６
とサイクリック リダンダンシー チエツクのマルチフ
レーム構成の一例を示す図、第５図は従来の送信側回路
のブロック図、第６図は従来の受信側回路のブロック図
である。
チエツク方式の一実施例を示すタイムスロット１６とサ
イクリック リダンダンシー チエツクのマルチフレー
ム構成図、第２図は本発明の一実施例による送信側回路
のブロック図、第３図は本発明の一実施例による受信側
回路のブロック図、第４図は従来のタイムスロット１６
とサイクリック リダンダンシー チエツクのマルチフ
レーム構成の一例を示す図、第５図は従来の送信側回路
のブロック図、第６図は従来の受信側回路のブロック図
である。
Claims (1)
- ＣＥＰＴ系、一次群端局装置におけるサイクリックリダ
ンダンシーチェック方式において、送信側にタイムスロ
ット１６のマルチフレームアライメント信号発生器と、
この信号発生器と同期動作するサイクリックリダンダン
シーチェックマルチフレームアライメント信号発生器と
を備え、受信側に、タイムスロット１６マルチフレーム
同期回路と、この同期回路と同期動作するサイクリック
リダンダンシーチェック同期回路とを備え、タイムスロ
ット１６のマルチフレーム構成とタイムスロットのサイ
クリックリダンダンシーチェックのマルチフレーム構成
とを一致させることを特徴とするサイクリックリダンダ
ンシーチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21704588A JPH0265431A (ja) | 1988-08-31 | 1988-08-31 | サイクリックリダンダンシーチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21704588A JPH0265431A (ja) | 1988-08-31 | 1988-08-31 | サイクリックリダンダンシーチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265431A true JPH0265431A (ja) | 1990-03-06 |
Family
ID=16697972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21704588A Pending JPH0265431A (ja) | 1988-08-31 | 1988-08-31 | サイクリックリダンダンシーチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265431A (ja) |
-
1988
- 1988-08-31 JP JP21704588A patent/JPH0265431A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265431A (ja) | サイクリックリダンダンシーチェック方式 | |
| US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
| JPH042234A (ja) | フレーム同期方式 | |
| RU2300842C2 (ru) | Способ синхронизации кольцевой транспортной сети, построенной на базе системы передачи синхронной цифровой иерархии | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JPS53115120A (en) | Intra-office phase synchronous system | |
| JPH03226132A (ja) | マルチフレームの同期方式 | |
| JPS59176941A (ja) | フレ−ム同期回路 | |
| JPH01260958A (ja) | 光中継装置 | |
| JPS61186039A (ja) | 音声ｐｃｍ信号伝送方式 | |
| JPS60144038A (ja) | デイジタル信号伝送システム | |
| JPH0232637A (ja) | 同期バケットによるフレール同期方式 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPH02159137A (ja) | Ａｄｐｃｍ信号における同期転送方式 | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| KR20000013532A (ko) | 이동국의 기준시간 발생회로 | |
| JPH01286552A (ja) | 信号処理方式 | |
| JPH03127532A (ja) | ループ型通信方式 | |
| JPS6213142A (ja) | 受信制御方式 | |
| JPS60171838A (ja) | Ｐｃｍ−ａｄｐｃｍ相互変換装置 | |
| JPH0797764B2 (ja) | 時分割集線装置におけるフレ−ム同期装置 | |
| JPH0220134A (ja) | データ伝送方式 | |
| JPH04167846A (ja) | 列変換方式 | |
| JPH02125547A (ja) | ループネットワークシステム |