JPH0261553A

JPH0261553A - 合成開口処理装置

Info

Publication number: JPH0261553A
Application number: JP63212202A
Authority: JP
Inventors: Kazumi Kiyota; 清田　一美
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-08-26
Filing date: 1988-08-26
Publication date: 1990-03-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は２例えば超音波を用いて金属材料中の欠陥を
検出し、その欠陥像を高解像度、実時間で表示すること
のできる非破壊検査に用いられたり、もしくは電磁波を
用いて地表面の状況を上方より映像化することのできる
合成開口レーダによる合成開口処理装置に関するもので
ある。

〔従来の技術〕

超音波非破壊検査等で用いられている手法の一つで超音
波ビームを絞って再生対象物体の一点の空間情報をその
反射信号の送信から受信までの伝ばん時間より測定し、
超音波送受信子を電子的もしくは機械的に順次走査し、
再生対象物体像を点情報の集りとして映像化２表示して
いくという方法に対し、広がった超音波ビームを物体に
照射し。

その反射波ないし透過波を受信素子で受信し、その波の
振幅と位相情報を記録しくホログラム作成）。

このホログラムから物体像を再生するいわゆる合成開口
方式というのがある。

この合成開口方式では原理上解像度が物体までの距離に
よらず一定となる特徴を有している。

第３図は超音波合成開口方式により、対象物の再生処理
を行う合成開口処理装置の従来例を示している。

同図において、（１）は超音波送受信子（以下、送受信
子）　、　（２＋は送信語、（３）は受信器、（４）は
Ａ／Ｄ変換器、（５）は第１のＲＡＭ（以下、説明の便
宜上Ａ／Ｄメモリという。）　、　＋６１は第２のＲＡ
Ｍ（以下、波形メモリという。）　、　（７１はラッチ
ゲート回路、（８１は加算器、（９）はフォーカステー
ブルを格納する第３のＲＡＭ（以下、テーブルメモリと
いう。）、０〔は再生結果格納用第４のＲＡＭ（以下、
再生結果メモリという。）　、　０１）は再生演算制御
回路（以下、再生制御回路という。）、■はタイミング
制御部、■は走査駆動機構、そして（ｍは被検材である
。前記波形メモリ（６）はアドレス長ＮのメモリＭ個即
ちＭ１〜Ｍ、より成り、一方ｐｎ記Ａ／Ｄメモリ（５）
はアドレス長Ｎのメモリ１個Ａ　Ｄ　１．更に、再生結
果メモリ叫もやはり、アドレス長Ｎのメモリ１個即ちＰ
、より成る。

なお、第４図（ａ）　（ｂ）及び（ｅ）に各々、前記波
形メモリＭ、〜Ｍ、、Ａ／ＤメモリＡＤ、及びＰ８の概
念図を示した。

また、第５図は２合成開口方式による再生処理の原理を
説明するための図である。

同図において、横軸は送受信子の走査方向、及び縦軸は
時間を表わし、また、Ｔ、は送信時を表わす。

いま、再生しようとする点ａの情報を含む各走査点にお
ける受信信号Ｃよ、各走査点と点ａとの距離分ｔ！け各
々位相遅れを有し、その位相遅れの軌跡は同図に示すご
とく点ａを頂点とする双曲線になる。また２点ａの情報
を含む受信信号が得られる走査方向における範囲は超音
波ビームの広がりによって決まり、再生しようとする深
さ方向における最大の距離の点情報の受信可能な、走査
方向における最大の範囲を合成開口長と称し１図中りで
表わされる。そして１図において点ａを再生するには、
前記合成開口長しの範囲における２点ａに関する各走査
点における受信信号を前記位相軌跡（以下２位相履歴線
と称す）に沿って加算することになる。

更に、第６図は前記波形メモリＭ□〜Ｍ、の構成を説明
するための図である。

同図において、横軸は走査方向、縦軸は深さ方向に相当
する。Ｌｌ及びＬｌは前記合成開口長しによる合成開口
範囲でありｐｊｌ及び１２は前記合成開口範囲り、及び
Ｌｌによって再生される再生対象線（以下、対象線）、
また　１．２．３．・・・・、（Ｍ−１）、Ｍ。

（Ｍ＋１）は各走査点２点ａ及び点ａは同じ深さ方向の
点であって前記対象Ｉｓ　ｉ　を及び４．上の点でもあ
る。

各走査点に対応して得られた受信信号は前記Ａ／Ｄ変換
Ｎ（４）にて所定のサンプリング周期でＡ／Ｄ変換され
２合成開口範囲Ｌ１を走査点１からＭまで走査し終ると
走査点数分即ち２Ｍａの離散デジタル植列が得られる。

よって、前記波形メモリＭ１〜Ｍ、の個数Ｍは。

前記合成開口範囲内の走査点数に相当しており。

また、そのアドレス長Ｎは前記離散デジタル値の個数に
相当している。

そして２点ａを再生する手順は（１）前記合成開口範囲
り、内の走査点１〜Ｍにおいて得られた離散デジタル植
列を各走査点に対応して前記波形メモリＭ１〜Ｍ、に記
憶しており（２）点ａを再生するための各走査点におけ
る離散デジタル植列の中の前記位相履歴線より決まる必
要データを取り出して加算処理する。

なお２点ａを再生するための各走査点における離散デジ
タル植列の中の前記位相履歴線より決まる必要データを
前記波形メモリＭ、〜Ｍ、より取り出すには次の方法に
よる。即ち、予め、再生対象点に対応して一義的に規定
される前記位相履歴線に従って、必要な離散デジタル値
の格納されている前記波形メモリＭ、〜Ｍ、におけるア
ドレス値を各走査点即ち、各メモリに対応させてテーブ
ル化しておき、このテーブル即ち、前記テーブルメモリ
（９）からのアドレス情報により、前記波形メモリＭ、
−Ｍ、から再生対象点に対応した複数個の離散デジタル
値が読み出され、前記加算！１（８１へと転送される。

次に点ａ′を再生するには、前記合成開口範囲り。

内の各走査点２〜（Ｍ＋１１で得られる各受信信号の離
散デジタル植列のうち１点ａ′に関する位相履歴線によ
る前記テーブルメモリ（９）のアドレス情報により前記
波形メモリＭ１〜Ｍ、から読み出された複数個の前記離
散デジタル値を同様に加算するのである。

以上のように、対象線が順次、走査方向にシフトしてい
くということば、前記波形メモリＭ、〜Ｍ、におけるデ
ータの動作としては次のようになる。即ち、前記（Ｍ＋
１）の走査点での１ライン分の受信信号が得られた後、
前記（Ｍ＋１）の走査点での１ライン分の離散デジタル
値を前記Ａ／ＤメモリＡＤ１から前記波形メモリＭ８〜
Ｍ１のうちのＭ、に格納する際、前記波形メモリＭ１〜
Ｍ１に格納されていた離散デジタル植列は１ラインずつ
ラインシフトし、前記走査点１での１ライン分のデータ
は捨てられ、ラインシフトする前に走査点Ｍに相当する
波形メモリＭ１の　１ライン分のデータが格納されてい
たラインに前記（Ｍ＋１）での１ライン分のデータが格
納される。なお、送受信子（１）を走査する毎に上記の
ラインシフトの動作を前記ラッチゲート回路（７）が行
う。

ところで、いま点ａ及び点色″の深さが同一であるとす
ると１位相履歴線も同一となり、従って。

深さが同一である点を再生するのに必要なデータの前記
波形メモリＭ□〜Ｍ１内におけるアドレスも同一となる
。即ち、ある深さに対応して一義的に決まる位相履歴線
に基づく前記テーブルメモリ（９）に格納されるフォー
カステーブルを異なる合成開口範囲の同−深さの点に対
して共通に用いることができる。

以上の各動作をまとめると、１走査問の動作は。

■前記送信器（２）から前記送受信子［１１へ送信パル
スが引加される。■受信信号が前記Ａ／Ｄ変換器（４）
にて離散デジタル値に変換され、前記離散デジタル植列
が前記Ａ／Ｄメモ！ＪＡＤ、に格納される。

■前記波形メモリＭ１〜Ｍ、におけるラインシフト及び
前記Ａ／ＤメモリＡＤ、からのデータの転送及び格納が
行われる。■前記テーブルメモリ（９）のアドレス情報
により前記メモリＭｌ−Ｍ、から各々必要データが読み
出され、前−起用算器（８）へ転送される。■前記加算
器（８）にて再生対象点毎に加算処理がなされる。■前
記加算器（８）での加算結果即ち。

深さ方向１ライン分のデータが前記再生結果メモ’ＪＰ
＋に転送され　１ライン分の像再生がなされたことにな
る。

即ち、前記送受信子（１１を走査する毎に上記の■〜■
の動作が行われていく。

なお、前記再生制御回路（１１）は前記タイミング制御
部■の指示により、前記Ａ／Ｄ変換器（４）によりＡ／
Ｄ変換された受信信号から１ライン分が再生されるまで
のタイミングを制御し、また、前記タイミング制御部■
は、送信、受信、再生及び画像表示のタイミングを制御
する。

更に、第７図は前記波形メモリ（６）及び前記テーブル
メモリ（９）との関係を説明するための図である。

同図において、前記テーブルメモリ（９）は前記波形メ
モリ］６）即ちＭ１〜Ｍ、各々と同じアドレス長ＮのＲ
ＡＭであって即ち、テーブルメモリＦ１〜Ｆ。

より成り、また各々は前記波形メモリＭ、〜Ｍ、に対応
している。例えば、ある再生対象点ａを再生するのに必
要な波形メモリＭ、〜Ｍ、各々に格納されてい、るデー
タのアドレスを前記テーブルメモリＦ、〜Ｆ、各々が記
憶しており、前記テーブルメモリＦ、−Ｆ、から各々前
記波形メモリＭ、〜Ｍ、に対するアクセスが同時に行わ
れてＭ個のデータが同時に読み出され再生対象点ａが再
生される。即ち。

対象点が１ライン上Ｎ個あるとすると、Ｎ個各々に対し
て前記波形メモリＭ１〜Ｍ、からＭ個のデータを同時に
読み出す動作がＮ回繰り返されて１ラインが再生される
。

一方、第４図（ｃ）に示したように、前記再生結果メモ
リ叫も　やはリアドレス長ＮのＲＡＭＰ、であって、各
々は再生対称となる合成開口範囲の中心線上の再生対称
点Ｎ個に対応している。

よって、前記波形メモリＭ、−Ｍ、よりＮ回繰り返され
て読み出され再生された１ライン即ちＮ個のデジタルデ
ータは前記再生結果メモリＰ□に格納される。

〔発明が解決しようとする課題〕

前記従来の装置の項で説明したように前記テーブルメモ
リＦ１〜Ｆ、には、ある再生対象点を再生するに必要な
波形メモリ中の離散デジタル値の位相履歴に基づいたア
ドレスが格納されており、再生処理時には前記アドレス
に従って前記波形メモリＭ１〜Ｍ、に対してアクセスす
るが、いま２例えば、前記フォーカステーブルを格納す
るテーブルメモリＦ、−Ｆ、において不具合が生じて正
常なアドレスが格納されていないとすると、波形メモリ
Ｍ、−Ｍ、から読み出されるデータが前記加算器（８）
にて加算された結果は、正しい値とはならなくなる。従
って、装置の信頼性上再生処理結果の正常性を判定する
必要が生じてくる。

ところで、前記Ａ／Ｄ変換器以降、Ａ／ＤメモリＡＤ、
、波形メモリＭ１−Ｍ＝、テーブルメモリＦ１〜Ｆｍ、
及び加算１　（８１はロジック回路の集合であり。

各部門のデータの処理は即ちデジタル値の論理計算であ
る。従って、Ａ／ＤメモリＡＤ１に入るデータ及び前記
テーブルメモリＦ、−Ｆ、のデータの内容即ち加算処理
のアルゴリズムの内容が既知であれば前記再生結果メモ
’Ｊ　Ｐ　ｓの内容を予測することができ、Ａ／Ｄメモ
リＡ　Ｄ　、、波形メモリＭ８〜Ｍ、、テーブルメモリ
Ｆ、〜Ｆ、、及び加算器（８）までのロジックの正常性
即ち、各部の機能や各部門のデータ転送が正常に行われ
ているか否かを判定することは理論上可能である。しか
し、実際には。

各部の機能の正常性を確認できるような適当なデータを
Ａ／ＤメモリＡＤ、に試験的に送抄こみ前記の判定を装
置の使用途中で高速にしかも自動的に行える方法が従来
はなかった。その為に合成開口処理した再生結果の信頼
性の向上を図る乙とができなかった。

この発明はかかる課題を解決するためになされたもので
、テストモードと通常の探傷あるいは検査モードとを選
択することができ、テストモード時には予め再生結果が
予測でき、かつ再生処理に係わる各部のチエツクが可能
であるようなデータを格納している第１の１ｔＯＭ及び
再生結果を予測できる適当な前記波形メモリにおけるア
ドレスデータをテーブルメモリに転送するべく備えてい
る第２のＲＯＭとを備え、テストモード時には前記第１
のＲＯＭにおけるデータが前記Ａ／Ｄメモリに転送され
更に前記波形メモリへとシフトされた後、前記第２のＲ
ＯＭに格納されているアドレスデータに基づくアルゴリ
ズムに従い前記波形メモリより読み出され前記加算器で
加算された結果が判定回路にて所定の判定値と比較され
ることにより、前記再生処理に係わる各部の機能及び各
部間のデータ転送の正常性を確認することができる合成
開口処理装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係わる合成開口処理装置は２テストモードと
通常の深鍋あるいは検査モードとを選択する切り換えス
イッチと、予め各部のチエツクに対応しており、かつ再
生結果が予想できるようなデータが格納されており、更
に、前記切り換えスイッチによりテストモードが選択さ
れた時には。

前記Ａ／Ｄメモリにデータを転送できるテストモード用
第１のＲＯＭと、また、テストモード用に前記波形メモ
リ内の適当なアドレスをアクセスするためのアドレスデ
ータを格納しておりテストモードの際には前記テーブル
メモリに前記アドレスデータを転送するテストモード用
第２のＲＯＭと。

そして波形メモリより読み出されたデータの加算結果を
所定の判定値と比較して判定する判定回路とを備えたも
のである。

〔作　用〕

乙の発明による合成開口処理装置は、再生処理に係わる
各部の機能及び各部間のデータ転送の正常性を確認でき
ろようなデータが予め格納されている第１のＲＯＭから
切り換えスイッチによりテストモードが選択された際に
はＡ／Ｄメモリにデータが転送され更に波形メモリにシ
フトされ、−方、テストモード用の第２のＲＯＭからテ
ーブルメモリに転送されたテスト用アドレスに従い前記
波形メモリより読み出されたデータが加算されて判定回
路にて判定値と比較され正しいか否か判定する。

〔実施例〕

第１図はこの発明の一実施例を示す図であり。

図において＋１１は超音波送受信子（以下、送受信子）
。

（２）は送信器、（３）は受信醪、（４）はＡ／Ｄ変換
器、（５）は第１のＲＡＭ（以下、説明の便宜上Ａ／Ｄ
メモリという。）　、　＋６１は第２のＲＡ　Ｍ　（Ｕ
下、波形メモリという。）　、　（７１はラッチゲート
回路、（８）は加算器、（９１はフォーカステーブルを
格納する第３のＲＡＭ　（以下、テーブルメモリという
。）　、　Ｑｏ　１よ再生結果格納用第４のＲＡＭ（以
下、再生結果メモリという。）。

０１）は再生演算制御回路（以下、再生制御回路という
。

）、■はタイミング制御部、（２）は走査駆動機構、そ
して（ｍは被検材である。前記波形メモリ（６）はアド
レス長ＮのメモリＭ個即ちＭ、〜Ｍ、より成り、−方−
Ｈ記Ａ／　Ｄメモリ（５）はアドレス長Ｎのメモリ１個
Ａ　Ｄ　ｌ、更に、再生結果メモリ叫もやはり、アドレ
ス長Ｎのメモリ１個即ちＰ、より成り、上記のそれぞれ
は上記従来で説明したものと同じである。

更にＳＷｌは切り換えスイッチ、（４）はテストモード
用の第１のＲＯＭ、（＋９はテストモード用の第２のＲ
ＯＭそして（υは予めある値が設定されている判定回路
である。

次に、この発明の合成開口処理装置の特徴を成ステスト
モードについて以下に説明する。

第１図によればテストモードを前記切り換丸スイッチＳ
Ｗ、が選択したことによって２通常の動作ならば前記Ａ
／Ｄ変換器（４）からデジタル植列が格納される代わり
に前記第１のＲＯＭ（４）より前記Ａ／ＤメモリＡＤ１
に第２図（ａ）のごとく１個目にのみ１．他は０である
デジタル植列が格納される。

なお、この切り換えは前記切り換えスイッチＳＷ□の信
号によるセレクタＳ１の動作により行われる。

一方、テーブルメモリＦ　、％Ｆｍには通常の動作なら
前記再生制御回路θ１）を通してフォーカステーブルデ
ータが格納される代わりに図示のごとくテーブルメモリ
Ｆ、〜Ｆ、の各々の１個目は全て０その他は１０２４の
データが前記第２のＲＯＭ　（ＩＱより転送される。

この場合もまた。前記切り換えスイッチＳＷＩの信号に
よるセレクタＳ２の動作により切り換えが行われろ。

ところで、前記再生結果メモリα〔即ちＰ、のＫｌ［目
のデータは、テーブルメモリＦ、−Ｆ、各々のに個目の
アドレスに格納されているアドレス値によってアクセス
された波形メモリＭ、−Ｍ、各々からデータがＭ個読み
出されて、前記加算型（８）にて加算されることにより
再生されたものである。

いま２図示していないパルスジェネレータからの周期的
トリガパルスがタイミング制御部に送られる度に前記Ａ
／ＤメモリＡＤｉから前記波形メモリＭ、−Ｍ、へと１
ラインずつテスト用データが入力されていく。例えば、
１個目のトリガパルスにより前記波形メモリＭ、にＡ／
ＤメモリＡＤ、の全データが２次の２個目のトリガパル
スにより前記波形メモリＭ１のデータが前記波形メモＩ
ＪＭ（Ｍ−１）にシフトされ、同様にしてＡ／Ｄメモリ
のＡＤｌの全データが波形メモリＭ、に転送される。そ
こで、に回目（Ｋ≦Ｍ）のトリガパルスでは前記波形メ
モリＭ、−Ｍ、のうちに個目まで前記Ａ／ＤメモリＡＤ
１のテスト用データが格納されることになる。

一方、波形メモリＭ１〜Ｍ１各々がアドレス長１０２４
（０アドレス〜１０２３アドレス）であるとすると。

テーブルメモリＦ１〜Ｆ、の各々のアドレス長も１０２
４であって各々アドレス１〜１０２３に格納されている
１０２４という値は意味を成さない。即ち、波形メモリ
Ｍ１〜Ｍ、の何れのアドレスもアクセスしないことを意
味する。よって、テーブルメモリＦ１〜Ｆ、の各々アド
レス０番地に格納されている値０により波形メモリＭｉ
−Ｍ、各々の０番地がアクセスされ、前記再生結果メモ
リＰＩの同じくθ番地に格納され、テーブルメモリＦ、
〜Ｆ、の各々アドレス１〜１０２３に格納されている１
０２４により波形メモリＭｌ〜Ｍ、各々からはデータが
読み出されないので、従って、前記再生結果メモリＰ１
の１〜１０２３番地には０かもしくはクリヤされる前の
値しか存在しない。

そして前記再生結果メモリＰｌの　０番地のアドレスの
データを前記判定回路（υにて予め設定されている判定
値と比較することによりデータの正常性を確認できる。

例えば、前記パルスジェネレータかに個目までカウント
した場合、波形メモリＭｋまでに前記Ａ／ＤメモリＡＤ
、内のデータが正常にシフトインしていると、前記テー
ブルメモリＦ□〜Ｆ、により読み出されたデータの加算
結果はＫという値になるはずであるが、前記波形メモリ
Ｍ１〜Ｍ、各々とテーブルメモリＦ１〜Ｆ、各々との間
のアドレスデータラインのたまたまにライン目に不具合
があって波形メモリＭｋにテーブルメモリＦｋの内容が
正しく伝送されない場合は加算結果は（Ｋ　−１）とい
う値にしかならない。そこで２判定回Ｉｓ（Ωにて判定
値と比較されて異常であるとの判定がなされる。

なお、上記のテストモードの場合は、前記波形メモリＭ
１〜Ｍ、各々とテーブルメモリＦ１〜Ｆ、各々との間の
アドレスデータラインのテストを目的としているため、
その目的に沿った内容のデータを前記第１のＲＯＭＧ４
）及び第２のＲＯＭ　（＋９が備えていることが必要と
なる。また、再生結果メモリＰ１の内容も　トリガパル
スのカウント数とともに刻々と変っていくために判定回
路（ｌの中に判定値として、トリガパルスに同期してパ
ルス数をカウントする回路を具備している必要がある。

以上のようにして、テストの目的に沿った内容のデータ
を前記第１のＲＯＭ（２）及び第２のＲＯＭ（１９が格
納することによって、それらのデータを用いて再生処理
に係わる各部の機能や各部間のデータの流れを論理的に
確゛認することができる。

ところで本実施例では２判定回路（υは１個であって前
記再生結果メモリＰ１の　Ｏ番地のアドレスをモニタす
るためであったが、前記再生結果メモリＰ、の複数のア
ドレスをモニタするために判定回路（０が複数個具備さ
れていてもこの発明と同様の効果を奏する乙とはいうま
でもない。

〔発明の効果〕

以上のように、この発明による合成開口処理装置によれ
ば、テストの目的に従った内容のデータを格納している
Ａ／Ｄメモリ用第１のＲＯＭ及びテーブルメモリ周部２
のＲＯＭを備えテストモード時には各々のＲＯＭから各
々Ａ／Ｄメモリ及びテーブルメモリにデータが転送され
てテストモード時のテーブルメモリの内容に従って加算
され。

判定回路にて判定値と比較されて加算結果の正常性が判
定されるので再生処理に関係する各回路の機能または各
部間のデータの流れの正常性を診断することができ、装
置の使用途中にも高速にしかも自動的に装置の再生処理
部分をテストするために装置も信頼性を向上することが
できる。

【図面の簡単な説明】

第１図はこの発明による合成開口処理装置の一実施例を
示す図、第２図はこの発明の合成開口処理装置の特徴を
なす一判定処理の動作例を説明するための図、第３図は
従来の合成開口処理装置を示す図、第４図（ａ）　、　
（ｂ）及び（ｅ）は従来の合成開口処理装置に具備され
ている第２のＲＡＭ、第１のＲＡＭ及び第４のＲＡＭを
示す図、第５図は合成開口処理の原理を説明するための
図、第６図は従来の合成開口処理装置に具備されている
第２のＲＡＭの構成原理を説明するための図、第７図は
従来の合成開口処理装置の特徴をなす第２のＲＡＭと第
３のＲＡＭとの関係を示す図である。（１）は超音波送
受信子、（２）は送信部、（３）は受信器、（４）はＡ
／Ｄ変換器、（５）は第１のＲＡＭ、（６１は第２のＲ
ＡＭ。（７）はラッチゲート回路、（８）は加算器、（９）は
第３のＲＡＭ、α〔は第４のＲＡＭ、０１）は再生演算
制御回路、（ロ）は第１のＲＯＭ、（Ｉｓ）は第２のＲ
ＯＭ、（Ｕは判定回路、ＳＷ、は切り換えスイッチであ
る。なお２図中同一あるいは相当部分には、同一符号を付し
て示しである。

Claims

【特許請求の範囲】

超音波もしくは電磁波を発生かつ検出する送受信子と、
前記送受信子に電気信号を引加する送信器と、前記送受
信子を走査して対象物体の内部に空間的な広がりのある
超音波もしくは電磁波ビームを走査方向の各走査点にお
いて送信した結果、前記送受信子により検出された超音
波もしくは電磁波ビームの対象物体内部からの反射波を
受信する受信器と、前記受信器からの１走査点に相当す
る受信信号をアナログ／デジタル変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器により得られた１走査点分に相当
する複数個の離散デジタル値を格納する第１のＲＡＭと
、前記第１のＲＡＭからの１走査点分に相当する複数個
の離散デジタル値を逐次１走査毎に受けて走査点に対応
した離散デジタル値列として複数個の走査点分格納する
べく２次元のフレームメモリに構成された第２のＲＡＭ
と、最新の走査点の受信信号が得られた際に最新の走査
点の直前の走査点までの離散デジタル値列が格納されて
いる前記第２のＲＡＭ内の全ての離散デジタル値列を１
走査点分ずつラインシフトし、かつまた、ラインシフト
する直前に前記最新の直前の走査点に対応して離散デジ
タル値列が格納されていた前記第２のＲＡＭ内の領域に
前記第１のＲＡＭから最新の走査点に相当する離散デジ
タル値列を格納させ、かつまた、前記第２のＲＡＭ内に
おいて離散デジタル値をラインシフトさせるために一時
的に記憶しておくラッチゲート回路と、任意の再生対象
である合成開口範囲内の中心線上の各点を再生処理する
際に必要な前記第２のＲＡＭの離散デジタル値を各走査
点毎に読み出すために、各走査点毎の離散デジタル値の
前記第２のＲＡＭにおけるアドレスを再生対象点に対応
させてテーブル化したフォーカステーブルを格納する第
３のＲＡＭと、前記第２のＲＡＭから読み出された複数
個の離散デジタル値を加算する加算器と、前記加算器に
て加算された結果を格納する再生結果格納用第４のＲＡ
Ｍと、再生演算を行う際に前記第２のＲＡＭに対しアク
セスするべきアドレスを前記第３のＲＡＭから前記第２
のＲＡＭに送出させ、また、ラインシフトさせる前記第
２のＲＡＭの離散デジタル値のアドレスや前記ラッチゲ
ート回路にラッチさせる前記第１のＲＡＭのアドレスを
指示し、かつ前記ラインシフト及び再生演算のタイミン
グを制御する再生演算制御回路とを有する合成開口処理
装置において、テストモードか探傷／検査モードかを選
択するための切り換えスイッチ、前記切り換えスイッチ
からの信号によりテストモードの時に前記第１のＲＡＭ
にデータを転送するテストモード用第１のＲＯＭ、テス
トモードの時に前記第３のＲＡＭに所定のデータを転送
するテストモード用第２のＲＯＭ、及び予め設定されて
いる判定値と前記加算器での加算結果とを比較して判定
結果を出力する判定回路とを備えたことを特徴とする合
成開口処理装置。