JPH0256943A - 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法 - Google Patents

回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法

Info

Publication number
JPH0256943A
JPH0256943A JP1091561A JP9156189A JPH0256943A JP H0256943 A JPH0256943 A JP H0256943A JP 1091561 A JP1091561 A JP 1091561A JP 9156189 A JP9156189 A JP 9156189A JP H0256943 A JPH0256943 A JP H0256943A
Authority
JP
Japan
Prior art keywords
insulating film
circuit board
conductor
region
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1091561A
Other languages
English (en)
Inventor
Akihiro Kawashima
章裕 川島
Yuichi Yoshida
裕一 吉田
Yasunobu Tagusa
康伸 田草
Kiyoshi Inada
紀世史 稲田
Eiji Makita
英司 牧田
Yoshihisa Totsuda
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1091561A priority Critical patent/JPH0256943A/ja
Publication of JPH0256943A publication Critical patent/JPH0256943A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばiα晶表示装置などの表示装置に関
連して好適に実施され、さらに詳しくは表示バ↑、ルな
どのガラス基板に、ay’s回路または集積回路などが
取付けられたテープキャリアを接続するJ′%かに好適
に実施される回路基板への電子回路素子の接続方法、接
続構造およびそれを用いる表示装置の製造方法に関する
従来の技術 従来から、液晶表示装置の小形化と低コスト化とを実現
するために、液晶駆動用の集積回路が取付けられたテー
プキャリアを直接、表示パ木ルを構成するガラス基板に
接続する方法が行われている。第17[]G、を典型的
な先行技術である液晶表示装置のテープキャリア6付近
の構成を示す断面図である。jα晶バ木ルを構成する2
枚のガラス基板はずらされて重きわされている。したが
−)て一方のガラス基板2は、他方のガラス基板と重複
しない領域を有している。この領域に液晶駆動用の集積
回路(図示せず)などが取付けられたテープキャリア6
が接続される。また2枚のガラス基板の重複する領域に
は液晶材料等が封入され、この領域で液晶表示が行われ
る。
ガラス基板2の表面には、入力信号用共通導体4が設け
られる。またテープキャリア6のガラス基[2に対向す
る面には、入力信号導体3および接続用導体7が形成さ
れる。この接続用導体7が異方導電WA5を介して入力
信号用共通導体4と接続される。
このような接続構造では、第17図の参照符A1で示さ
れる領域において、テープキャリア6上の入力信号導体
3とガラス基板2上に形成された入力信号用共通導体4
とが交差した多層導体構造となる。従来では、この入力
信号導体3と入力信号用共通導体4とが短絡しないよう
に、入力信号導体3上に電気絶縁性の樹脂などのレジス
ト1を塗布していた。このレジスト1によってテープ;
■ヤリアロの入力信号導体3とガラス基板2上の入力信
号用共通導体4とが絶縁される。
発明が解決しようとする課題 上記従来の技術においては、テープキャリア6が参照符
A1で示される領域において変形を生じる。このような
チーアキヤリアロの変形は、レジスト1の厚みが比歓的
大きいこと、およびレジスト1の熱膨張率とチー1キヤ
リア6の熱膨張率との違いなどに起因して生じると考え
られる。このようなテープキャリア6の変形によって、
入力信号用共通導体4と接続用導体7との接続部におい
て応力を生じ、接続不良などを発生する。
またチー1キヤリア6から表示領域までの導体は、ガラ
ス基板2の表面に形成される。このような導体の引回し
部では、導体間隔を狭くして高密度に導体する必要があ
る。しかしながら、導体間の幅が決すざると、水分の結
露などによる絶縁不良を生じるので、このような配線用
導体の微細化には限界がある。また導体間隔の快い領域
では、異物などの付着による絶縁不良が発生することが
あった。
また集積回路を直接ガラス基板などに接続するいわゆる
フェースダウンボンディングにおいても、上記技術的問
題は解決されない、しがもこの場きには、集積回路の高
精度の位置会わせが要求される。すなわち接続部分にお
いて導体間隔が侠いときには、わずかな位置ずれによっ
て、集積回路の接続用tiと、ガラス基板の接続位置に
隣接する導体との間で短絡またはリークを招来するなど
の問題を生じる。さらにa積回路を直接ガラス基板など
に接続する堝きに接続材料として導電性べ一ストを用い
ると、接続時にこの導電性ベースl、が不所望に押し広
げられて隣接導体間で短絡またはリークを招来するおそ
れもある。
本発明の目的は、上記問題点を解決し、電気的接続の信
頼性を向上し、なおかつ導体間および導体と接続用電極
との間の絶縁性能を向上して配線用導体の微細1ヒを可
能とする回路基板への電子回路素子の接続方法、接続i
遣およびそれを用いる表示装置の製造方法を提供するこ
とである。
課題を解決するための手段 本発明は、電子装置形成領域が設定される電気絶縁性力
回路基板であ−)で、配線用導体とフォトリソグラフィ
による電気絶縁性TI1.膜とがこの順序で形成されて
いて、前記電子装置形成領域には、前記配線用導体およ
び電気絶縁性波膜を含んで電子装置が形成される、その
ような回路基板への電子回路素子の接続方法において、 上記電気絶縁性波膜を、回路基板の電子装置形成領域以
外の領域においてもフ第1・リングラフィにて選択的に
形成し、 該電気絶縁性被膜の非形成領域において、回路基板上の
配線用導体と、電子回路素子に形成された接続用型(至
)とを接続するようにしたことを特徴とする回路基板へ
の電子回路素子の接続方法である。
また本発明は、電子装置形成領域が設定される電気絶縁
性の回路基板であって、配線用導体とフォトリソグラフ
ィ4こよる電気絶縁性被膜とがこの順序で形成されてい
て、前記電子装置形成領域には、前記配線用導体および
電気絶縁性被膜を含んで電子装置が形成される、そのよ
うな回路基板への電子回路素子の接続構造において、 接続用電極の形成された電子回路素子と、前記回路基板
上の電子装置形成領域以外の領域に形成される配線用導
体と、 前記回路基板上の電子装置形成領域以外の領域において
、yI膜から成り、前記配線用導体の一部分を被覆する
ように形成される電気絶縁性被膜とを含み、 電子回路素子に形成される接続用@極が前記回路基板上
の電気絶縁性波膜に被覆されていない配線用導体に接続
されることを特徴とする回路基板への電子回路素子の接
続+iI造である。
さらに本発明は、表示素子形成領域が設定されている回
路基板に配線用導体を形成する工程と、前記回路基板上
のに示素子形成領域、および表示素子形成領域以外の領
域であって、電子回路素子との接続位置を除く領域に、
電気絶縁性被膜をフォトリソグラフィによ−)で選択的
に形成する工程と、 前記に示素子形成領域において、回路基板、配線用導体
および電気絶縁性波膜を含んで表示素子を形成する工程
と、 前記電気絶縁性被膜が形成されていない接続位置におい
て、回路基板上の配線用導体と、電子回路素子に形成さ
れた接続用電極とを接続する工程とを含むことを特徴と
する表示装置の製造方法である。
作  用 本発明に従う回路基板l・、の電子回路素子の接続にお
いては、電気絶縁性の回路基板には、配線用導体とフォ
トリソグラフィによる電気絶縁性波膜とがこの順序で形
成される。また、前記回路基板には電子装置形成領域が
設定されており、この電子装置形成領域には、前記配線
用導体および電気絶縁性被膜を含んで電子装置が形成さ
れる。
本発明に従えば、前記電気絶縁性被膜は、フォトリソグ
ラフィによって回路基板の電子装置形成領域以外の領域
においても選択的に形成される。
また、電子回路素子には接続用電極が形成されており、
前記電気絶縁性波膜の形成されていない(領域において
、配線用導体と前記接続用電極とが接続される。
したがって、電子装置を形成するための電気絶縁性被膜
によ−)で、電子装置形成領域以外の領域における配線
用導体間の絶縁性が向上されるので、製造工程を複雑化
することなく、配線用導体間の絶縁不良が防止される。
また、このような回路基板への電子回路素子の接続方法
を表示装置に用いた堝きには、前記電子装置として表示
領域を有する表示素子が形成される。
実施例 第1図は本発明の一実施例であり、本発明に従う接続方
法が使用された液晶表示装T130のテープキャリア1
6付近の断面図であり、第2図は液晶表示装置30を入
力信号用共通導体14に沿って切断したテープキャリア
16け近の断面図であり、第3図および第4図はテープ
キャリア16付近の構成を示す平面図および斜視図であ
り、第5図は液晶表示装置30全体の平面図である。
第5図を参照して、液晶表示装置30は、回路基板であ
る2枚のガラス基板12.22が積層されて構成されて
いる。2枚のガラス基[1222は、ずらされて重ね会
わされており、互いに重複しない領域を有している。こ
の領域に液晶を駆動するための複数の集積回路23が個
別的にテープキャリア16を介して接続されている。
テープキャリア16は!1’!回路23をガラス基板1
2.22に電気的に接続するためのもので、可撓性を有
するフィルムから成る。後述するように、この表示領+
431において、2枚のガラス基板12.22の間には
、カラーフィルタ、透明重陽、電気絶縁性被膜である透
明絶縁膜、配向膜および液晶などが介在しており、液晶
表示が行われる。
集積回路23には、ガラス基板12の表面上に形成され
る入力信号用共通導体1.・1からテープキャリア16
を介して入力信号が与えられる。
集積回路23からの出力信号はテープキャリア16を介
して電極18に与えられる。また電ff118は、テー
プキャリア16から表示領域31までのガラス基板12
上の領域に設けられている。このような構成は、ガラス
基板22のガラス基数12とgL複しない領域において
も、同様とな−)ている、テープキャリア16からの電
極18.28は表示iij′V域31においてkiI横
にそれぞれ延びてマトリクスを構成しており、これによ
−)て表示領域31上に2次元の表示が達成される。
本実施例においては、透明絶縁膜は後述するように表示
領域31だけでなく、テープキャリア16に重複する領
域A2および′:4掻18.28の露出している領域へ
3にも形成されている。
第3図は、液晶表示装置30の1つのテープキャリア1
6付近の構成を示す平面図であり、第40はその構成を
示す斜視図である。ガラス基板12の表面上には電極1
8および入力信号用共通導体14が形成されている。
ガラス基板12上に形成される入力信号用共通導体14
および電極18は、たとえばITO(Indium−T
in 0xide) 、あるいはその他の*g膜等で形
成される。
さらに後述する領域A2および領域A3には、透明絶縁
膜が形成されている。この透明絶縁膜は、たとえばS 
i O2、S i N xなどであって、液晶パオ・ル
20の作成工程においてスパッタ法、CVD法などによ
って形成され、フォトエツチングまたはフォト・リング
ラフィを施すことにより容易にか′)微細にパターン形
成することが可能である。
以下、この透明絶縁膜の製造工程を説明する。
電極18および入力信号用共通導体14が形成されてい
るガラス基板12の表面にスパンタ法またはCVD法な
どによって全面にSin、またはSiNxなとの薄膜を
たとえば膜厚3000人に形成する。さらに光硬化性の
フォトレジストを全面に塗布し、所望ヅ)バター〉゛の
マスクを介して光を照射する。この状曹で溶剤に漫潰し
、硬fヒしていないフォトレジス■・を溶解して除去す
る。さらに湿式エンチングまたはドライエツチングによ
−〕で、フォトレジストが除去されて露出しているSi
O□またはSiNxを取除て。これによ−)て5in2
またはSiNx膜がパターン形成されて透明絶縁膜が形
成される。なお残余のフォトレジストはこの後除去され
る。
一方、テープキャリア16のガラス基W、12と対向す
る面には入力信号導体13が形成され、この入力信号導
体13とそれに対応する入力信号用共通導体14とは異
方導電膜15によって個別的に電気的に接続される。
テープキャリア16はたとえば熱膨張係数の小さい有機
樹脂フィルム等から成る。このテープキャリア16に形
成される入力信号導体13および接続用導体17は、た
とえば銅箔、錫箔または銅箔に^め−)きしたものであ
−)て、薄膜パターン加工などの技術を利用して微細か
つ高密度に配列することが可能である。また異方導ff
1lli!15はたとえば粒径5μ汀1\20μmのN
iにツゲル)粒子を分散させた厚さ25μm程度のシー
トで構成され、加熱されて圧接された部分が圧接方向に
導電性となる。またこの異方導電膜15は、テープキャ
リア16とガラス基[12とを機械的に接続するF!1
0′2も有している。
このようなテープキャリア16とガラス基板12との重
複部分において、領域A2では、入力信号導体13と入
力信号用共通導体14とが接続されず、多層1造となる
。またガラス基板12上の領域A3では、電S18が露
出している。
本実施例では、領域A2に形成される透明絶縁膜によっ
て、入力信号導体13と、入力信号用共通導体14との
絶縁が達成される。また領域A3に形成されろ透明絶縁
膜によって異物のC+着等に起因する1峰18間の絶縁
不良が防止される。
第1図は液晶表・子装置30の断面図であり、第2図は
液晶表示装置30を入力信号用共通導体1・1に沿−)
で切断したときのテープキャリア16付近の断面図であ
る。前述したようにテープキャリア16上には、液晶を
駆動するための集積回路23が取付けられる。この集積
回路23からの出力124は、バンプ25によりインナ
ーリードポンデイ〉′グされ、入力信号導体13および
電極18に個別的に異方導電膜15やハンダ等の接続材
料を介して接続されている。
第1I2I左方に位置する表示パ木ル20は、セグメン
ト1隋18が形成されるガラス基板12とコモン電極2
8が形成されるガラス基板22とが積層されて構成され
る。ガラス基板12上には、前述したようにカラーフィ
ルタ32、電極18が形成され、この電極18上に透明
絶縁膜112tが形成されている0表示バ木ル20の表
示領域31に対応する透明絶縁M 11 a上には、配
向WA19が形成されている。同様にガラス基板22に
は電極28、透明絶縁膜21および配向膜29などが形
成されている。ガラス基板12およびガラス基板22は
、シール材26を介して固定され、配向膜19および配
向膜29の間には液晶27が介在されている。
このような表示バ本ル20では、集積回路23から電極
18に出力される信号と、8%28に導出される信号と
によ−)で電極1s、28間に電圧が画素醇に選択的に
印加され、これによ−)で液晶27の光学特性が変Cヒ
し、液晶表示が達成される。
以下、第1図および第2図を参照して、チー1キヤリア
16とガラス基板12との接続部付近の構成を詳細に説
明する。ガラス基板12上に形成された入力信号用共通
導体14上には、領域A2において前述した透明絶縁7
1! 11 ttと同一工程によ−)て透明絶縁1!!
11が形成されている。i域A2は入力信号用共通導体
14と入力信号導体13とが交差し、多層導体構造と成
る領域で、通常この領域A2において導体間の短絡が生
じやすい。
しかしながら本実施例においては透明絶縁膜11が形成
されているので両導体間の短絡が防止され、確実な絶縁
が達成されている。
領域A2以外の領域において、接続用導体17と電11
18、また入力信号導体13と入力信号用共通導体14
とは、異方導電WA15を介して電気的および機械的に
接続される。このような接続位置には透明絶縁膜11は
形成されていない。
このように液晶表示装置30において、領域A2に透明
絶縁膜11を形成しているので、従来の技術に関連して
説明したような、レジストなどを塗布する必要がなく、
テープキャリア16の接続工程が簡略化され、テープキ
ャリア16の接続における歩留まりが向上される。
またこの透明絶縁Mllは薄膜であるので、レジストの
ような大きな厚みがない。しがもテープキャリア16に
直接接着されないので、テープキャリア16とレジス[
・との熱膨張率の差などの悪影響を受けることがない、
このためチー1キヤリア16は、領域A2において変形
を生じることがない、したがって、入力信号導体13と
入力信号用共通導体14との接続部において応力を生じ
ないので、接続への悪影響が解消され、接続の信頼性が
向上される。このとき透明絶縁膜11が薄膜であり、異
方導電膜15による接続過程における歩留まりが向上さ
れるために、装置全体のコストダウンも同時に達成する
ことが可能になる。
さらに領域A3において、透明絶縁膜11を形成するよ
うにしたので、隣接する電極18間の絶縁が向上され、
水分の結露などに起因する′@電極18間絶縁不良が防
止される。また異物等のけ着による絶縁不良も防止され
るために、このような電!1118の微細化と高密度化
とを同時に達成することが可能となる。しかもこのよう
な透明電極絶縁膜11は表示バ本ル20の製fヤニ程に
おいて形成することができるので、製作工程を複雑化す
ることなく、上記効果が実現される。
本実施例において領域A2および領域A3に透明絶縁[
11を形成するように構成したけれども、領域A2.A
3のうちいずれか一方だけに透明絶縁v11を形成する
こともできるし、このような領域の一部分あるいはこの
ような領域以外の部分に透明絶縁811を形成するよう
に構成することもできる。このようなJ%外に、本発明
では)第1−リングラフィによって透明絶縁膜11を高
精細にバター〉・形成することができるので、所望の領
域、たとえば電極18の絶縁不良を生じ易い領域にだけ
選択的に透明絶縁膜11を形成することができる。また
入力信号用共通導体の設けられた通常のプリント基板等
にテープキャリアが接続され、このテープキャリアがガ
ラス基板に接続される場かには、透明絶縁膜はテープキ
ャリアから表示領域に沖びる電極上に好適に形成される
第6図は本発明の他の実施例である液晶表示装置におけ
るガラス基板42への集積回路43の接続1IlI造を
示す平面図であり、第70は第6図の切断面線■−■か
ら見た断面図であり、第8図は第6図の切断面線〜1−
■から見た断面図であり、第9図は第6図の切断面線f
f−IMから見た断面口である。この実施例においては
、液晶表示装置の一方のガラス基板42の他方のガラス
基板と重複しない領域に集積回路43が直接接続される
。なお、他方のガラス基板にも同様に集積回路が接続さ
れるi′#1きもある。
第6図〜第9図を参照して、ガラス基板42の一方の表
面には、液晶表示装置における画素電極あるいは走査電
極などと同一工程によ−)で出力電極34、入力′al
lK35および出力導体33などが形成される。このよ
うな各電極等は、たとえば7オトリングラフイなどによ
−)で選択的に形成され、たとえばITOまたは各種金
属薄膜などから成っている。
ガラス基板42にはさらに、電気絶縁性被膜である透明
絶縁膜41が形成される。この透明絶縁膜41は前述の
実施例と同様に、たとえばS i OzSiNxなどで
あって、スパッタ法あるいは化学的CVD法などによっ
て膜状に形成され、フォトリソグラフィによってパター
ン形成される。第7図〜第9図に示されるように、入力
電極35および出力電極34および入力端子36の参照
符Bl。
B2で示される領域には、透明絶縁膜41は形成されな
い 一方、集積回路43は、この液晶表示装置を駆動するた
めの機能が備えられており、外部と信号の入出力を行う
ために突起電極37が形成されている。この突起電極3
7は、フォトリソグラフィによって選択的にレジストを
塗布し、電界メツキによ−)で銅を付着して形成させろ
。また池の実施例としてワイヤポンデイグのファースト
ボ〉ドで金から成る突起電極を形成するようにしてもよ
い。
この突起電極37は、出力電極34および入力電極35
の露出している領域B2に電気的゛に接続される。この
ようにして集積回路43は、ガラス基板42の出力@極
34および入力@極35と電気的に接続される。突起電
(至)37と出力型13 =1または入力電極35との
接続に′)いては、たとえば導電性ペーストを用いて接
続してもよいし、圧接によって直接接続してもよい。ま
た突起電極37を形成することな・り、異方導電性膜な
どを介して集積回路43とガラス基板42の出力電極3
4および入力型W!35とを接続するように構成するこ
ともできる。
集積回路43を接続した後に、この液晶表示装置におけ
る動fヤが検査され、異常のない集積回路43について
は第7図に示されるように対土用のき成樹脂38が注入
される。なお、異常のあ−)た集積回路は、たとえば取
外されて他の集積回路が再び接続される。
第10図は上述した接続構造の出力電極34付近の構成
を示す平面図であり、第11図は第10図の切断面41
IXI−nから見た断面図である。この実施例では、透
明絶縁[41は出力電極34の周縁部において部分的に
出力型F@34に重複して形成されている。出力電極3
4の露出している領域B2に前記突起電極37が接続さ
れる。
第12図は本発明のさらに他の実施例である液晶表示装
置の出力型fi 34 a付近の構成を示す平面口であ
り、第1311Jは第12図の切断面線XI[[−X■
から見た断面図である。この実施例においては、出力電
極34aと透明絶縁JIG!41aとは重複しない点が
前述した実施例と異なる。また出力電極34aと同一工
程によって゛製造され、出力型4![! 34 aから
表示領域に延びる出力導体33aは透明絶縁841εt
と重複している。すなわち、出力導体33 aは透明絶
縁膜によって被覆されている。
このような液晶表示装置においては、入力端子36の領
域B1に、入力信号用共通導体の形成されたフレキシブ
ルプリント基板(FPC)などが接続され、外部からの
入力信号はこの入力端子36に与えられる。この入力信
号は入力′@% 35および突起電極37を介してj[
回路43に与えられる。この後、集積回路43において
各種信号処理が施され、前記入力信号に応じた出力信号
が出力される。この出力信号は、集積回路43の突起型
ff!37からガラス基板42上の出力電極34および
出力導体33を経由して、液晶表示部に伝達され、2次
元の表示が達成される。
このように本実施例においては、出力導体33などの表
面に透明絶縁膜41を形成したので、導体間の絶縁性が
向上され、導体間のリーク、導体の腐食が防止されると
ともに、&積回路43の位置決め不良などに起因する集
積回路43の突起電極37と導体33とのリークなどを
防止することが可能である。
またこの透明絶縁膜41は、液晶パネルの製造工程に含
まれており、表示領域における透明絶縁膜形成と同時に
行われるため、4A積回路43を接続ずべき領域に透明
絶縁膜を形成しても製造工程を複m(ヒすることはない
しかも本実施例によれば、透明絶縁膜41はフォトエン
チングによ−)でパターン形成されるので、パターン位
置決め精度およびパターン形成精度に非常に優れている
。したか−)てS積回路43とガラス基板42との間で
は微細な導体が形成されるけれども、このような@細な
導体パターンに応じて任意のパターン形成をすることが
できろ、これによ−)で不所望な導体間の短絡等を防止
することができる。この透明絶縁1!41は、たとえば
Sin、、SiNxなどであるけれども、上記液晶パネ
ル作成工程に含まれフォトリソグラフィなどの@線加工
が可能な絶縁膜であれば、他の材料のものであってもよ
い。
第14図は、本発明のさらに他の実施例の液晶表示装置
のガラス基板52と集積回路63との接続構造を示す断
面図である。この実施例においては、ガラス基板52と
集積回路63とが重複する領域全体に亘−)で透明絶縁
膜51は形成されていない。集積図1i63の外側の領
域については、透明絶縁Ia51および液晶パネルの作
成工程において形成される配向膜50が形成される。こ
のうち4A¥!1回路63とガラス基板52との間には
、き成樹脂58などが封止される。領域B3における出
力型s!54および出力導体53などの絶縁不良は、こ
のき成樹脂58によ−)て防止される。
領域B3以外グ)領域には、さらに合成樹脂59が塗布
され、出力導体53間のリークおよび出力導体53の腐
食などを完全に防止している。
このような構成によれば、たとえば透明絶縁膜51とき
成樹脂58とが密着性に劣っていても、き成樹脂58と
ガラス基板52および出力導体53との密着性は劣化し
ないので、機緘的強度に優れた集積回路63とガラス基
板52との接続が実現される。
第15121および第16図は、集積回路に対向するガ
ラス基板上に形成される出力型1i34b、34cと出
力導体33b、33cおよび透明絶縁膜41b、41c
の形成領域を示す平面図である。
第14図に示した実施例では、領域B3において全く透
明絶縁膜を形成しなか−)たけれども、第15図に示す
ように出力導体33bに沿って、出力導体33bを被覆
するように透明絶縁膜41しを形成することができる0
本発明に従えば、フすトリソグラフィによって透明絶縁
11i4 l bがパターン形成されるので、このよう
な微細なパターンを形成することができる。
また第16121に示されるように、出力@筆34Cの
近傍に存在する出力導体33Cにおいて出力@極34c
との短絡あるいはリークを生じやすい部分だけを被覆す
るように透明絶縁膜41Cを形成した堝きが示されてい
る。
第15図および第160!に示される実施例では、集積
回路とガラス基板との間に注入される合成樹脂と透明絶
縁膜41b、41cとの密着性が劣−)ている4きであ
っても、集積回路を十分な強度で接続することができ、
なおか−)前述した絶縁不良を防止することができる。
このように液晶表示装置などのガラス基板に、直接、集
積回路を接続する渇きに集積回路の外側の導体において
は、導体間の絶縁不良が防止される。また異物等のけ着
による短絡またはリークも防止される。したがって導体
のm細化と高密度化とを同時に達成することが可能とな
る。またガラス基板の集積回路と重複する領域において
も、集積回路の位置会わせのずれに起因する接続用1険
と導体との短絡またはリーク、および導電性ペーストを
用いた1%合に、導Th性ペーストが過度に押し広げら
れることに起因する隣接導体間の短絡などを防止するこ
とができる。しかも、二のような透明絶i膜は、表示パ
ネルのW flE工程において形成することができるの
で、製造工程を複雑化することなく、このような効果が
実現される。
また液晶表示装置に本発明を実施する場合について説明
したけれども、本発明はプラズマ表示装置、エレクトロ
ルミ本ツセンス表示装置、エレクトロクロミック表示装
置などの他の表示装置に実施することも可能であるし、
表示装置だけでなく基板上に電気絶縁性膜がフォトエツ
チングに゛よ−)でパターン形成される工程を有して製
造される電子装置ならば、他の電子装置に応用すること
ができる。
発明の詳細 な説明したように本発明に従えば、配線用導体が形成さ
れる電気絶縁性の基板上には、フォトリソグラフィによ
って電気絶縁性波膜が形成されて電子装置が構成される
。このとき、上記電気絶縁性被膜は電子装置形成領域以
外の部分においても選択的に形成されるので、配線用導
体が形成されている部分にこの電気絶縁性被膜が形成さ
れれば、配線用導体間の絶縁を向上させ配線用導体のV
&細化と高密度化を図ることが可能となる。
またこの配線用導体に接続される電子回路素子と基板上
の配線用導体との間の非接続部に上記絶縁性成膜を形成
すれば、従来j)技術に関連して述べたレジストのよう
な大きな厚みなどによる接続I\の悪影響を解消した絶
縁を行うことが可能となる。しかも電子装置の構成する
際の電気絶縁性膜rPAf)形成工程において、上記電
子装置形成領域以外内部分に電気絶縁性被膜を形成する
ことができるので、電子装置の製造工程が簡単化される
【図面の簡単な説明】
第1図は本発明の一実施例の液晶表示装置30の断面図
、第2図は液晶表示装置30を入力信号用共通導体14
に沿って切断したチーブキャリア16け近の断面図、第
3図および第4図は液晶表示装置30のテープキャリア
16付近のti成を示す平面図および斜視図、第5図は
液晶表示装置30の平面図、第6図は本発明の他の実施
例のjα晶表示装置のガラス基板へのtA積回路43の
接続構造を示す平面図、第7図は第6図グ)切断面線■
−■から見た断面図、第8図は第6[21の切断面線■
〜1から見た断面口、第9図は第60の切断面線rX 
−IKから見た断面図、第10図は第6図示の接続lI
I造の出力電極34け近の構成を示す平面図、第11図
は第10図の切断面線XI −XIから見た断面図、第
12図は本発明のさらに他の実施例の接続構造における
出力電1134 a f1近の構成を示す平面図、第1
3図は第12図の切断面線xnt−x■から見た断面図
、第14図は本発明の他の実施例である液晶表示装置の
ガラス基[52/\の集積回路63の接続構造を示す断
面図、第15図および第1r″)図は本発明のさらに他
の実施例の出力1険34b、34cけ近の構成を示す平
面図、第170は先行技術の液晶表示装置のテープキャ
リア6け近の構成を示す断面図である。 11、−11.41a、411:+、41c+  51
・・・透明絶縁膜、]、 2 、42 、42 a 、
 52・・・ガラスv5板、13・・・入力信号導体、
14・・・入力信号用共通導体、15・・・異方導電膜
、16・・・テープキャリア、17・・・接続用導体、
23.43・−集積回路、37.57・・・突起電極、
33 、33 a 、 33 b33 c−−出力導f
本、34.34a、34b、34C・・・出力電極、3
5・・・入力電極、3(:I・・・入力端子、50・・
・配向膜、A2.A3.Bl、B2・・頭域代理人  
弁理士 西教 圭一部 第 図 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)電子装置形成領域が設定される電気絶縁性の回路
    基板であって、配線用導体とフォトリソグラフィによる
    電気絶縁性被膜とがこの順序で形成されていて、前記電
    子装置形成領域には、前記配線用導体および電気絶縁性
    被膜を含んで電子装置が形成される、そのような回路基
    板への電子回路素子の接続方法において、 上記電気絶縁性被膜を、回路基板の電子装置形成領域以
    外の領域においてもフォトリソグラフィにて選択的に形
    成し、 該電気絶縁性被膜の非形成領域において、回路基板上の
    配線用導体と、電子回路素子に形成された接続用電極と
    を接続するようにしたことを特徴とする回路基板への電
    子回路素子の接続方法。
  2. (2)電子装置形成領域が設定される電気絶縁性の回路
    基板であって、配線用導体とフォトリソグラフィによる
    電気絶縁性被膜とがこの順序で形成されていて、前記電
    子装置形成領域には、前記配線用導体および電気絶縁性
    被膜を含んで電子装置が形成される、そのような回路基
    板への電子回路素子の接続構造において、 接続用電極の形成された電子回路素子と、 前記回路基板上の電子装置形成領域以外の領域に形成さ
    れる配線用導体と、 前記回路基板上の電子装置形成領域以外の領域において
    、薄膜から成り、前記配線用導体の一部分を被覆するよ
    うに形成される電気絶縁性被膜とを含み、 電子回路素子に形成される接続用電極が前記回路基板上
    の電気絶縁性被膜に被覆されていない配線用導体に接続
    されることを特徴とする回路基板への電子回路素子の接
    続構造。
  3. (3)表示素子形成領域が設定されている回路基板に配
    線用導体を形成する工程と、 前記回路基板上の表示素子形成領域、および表示素子形
    成領域以外の領域であって、電子回路素子との接続位置
    を除く領域に、電気絶縁性被膜をフォトリソグラフィに
    よって選択的に形成する工程と、 前記表示素子形成領域において、回路基板、配線用導体
    および電気絶縁性被膜を含んで表示素子を形成する工程
    と、 前記電気絶縁性被膜が形成されていない接続位置におい
    て、回路基板上の配線用導体と、電子回路素子に形成さ
    れた接続用電極とを接続する工程とを含むことを特徴と
    する表示装置の製造方法。
JP1091561A 1988-04-12 1989-04-10 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法 Pending JPH0256943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1091561A JPH0256943A (ja) 1988-04-12 1989-04-10 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9117888 1988-04-12
JP63-91178 1988-04-12
JP1091561A JPH0256943A (ja) 1988-04-12 1989-04-10 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0256943A true JPH0256943A (ja) 1990-02-26

Family

ID=26432637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1091561A Pending JPH0256943A (ja) 1988-04-12 1989-04-10 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0256943A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123883A (en) * 1990-02-21 1992-06-23 Sumitomo Heavy Industries, Ltd. Internal meshing type planetary gear speed changing device
JPH04301622A (ja) * 1991-03-29 1992-10-26 Koudo Eizou Gijutsu Kenkyusho:Kk 液晶表示デバイス
US7686725B2 (en) 2006-02-09 2010-03-30 Seiko Precision Inc. Reduction gear

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123883A (en) * 1990-02-21 1992-06-23 Sumitomo Heavy Industries, Ltd. Internal meshing type planetary gear speed changing device
JPH04301622A (ja) * 1991-03-29 1992-10-26 Koudo Eizou Gijutsu Kenkyusho:Kk 液晶表示デバイス
US7686725B2 (en) 2006-02-09 2010-03-30 Seiko Precision Inc. Reduction gear

Similar Documents

Publication Publication Date Title
US5016986A (en) Display device having an improvement in insulating between conductors connected to electronic components
JP3579903B2 (ja) 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置
TWI287822B (en) Film substrate and its manufacturing method
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JPS6394645A (ja) 電子装置
JP3440238B2 (ja) 液晶表示装置への半導体装置の実装構造およびその半導体装置
JP3083845B2 (ja) 半導体装置
JPH0256943A (ja) 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法
JPH02259728A (ja) 液晶表示装置
JP3601455B2 (ja) 液晶表示装置
JPH11297751A (ja) 半導体装置
JP2507006Y2 (ja) 液晶表示パネル
JP3341733B2 (ja) 液晶装置及びその製造方法
JP2984152B2 (ja) 半導体素子の実装方法
JP2539360B2 (ja) 液晶表示装置
JP3564367B2 (ja) 球状半導体
JP4461961B2 (ja) 表示モジュール
JP3696418B2 (ja) 電気部品検査用ソケット
JP3567786B2 (ja) 液晶パネル及びその製造方法並びに電子機器
JP2816281B2 (ja) 液晶表示装置
CN113534511A (zh) 绑定结构及其制作方法、显示装置
JPH0641216Y2 (ja) 液晶素子
CN115602060A (zh) 显示面板及显示装置
JPH06202139A (ja) 液晶表示装置およびその製造方法
JPS62218939A (ja) 液晶表示装置の製造方法