JPH0255975A - 多数チャネルパルスの位相制御回路 - Google Patents
多数チャネルパルスの位相制御回路Info
- Publication number
- JPH0255975A JPH0255975A JP20930788A JP20930788A JPH0255975A JP H0255975 A JPH0255975 A JP H0255975A JP 20930788 A JP20930788 A JP 20930788A JP 20930788 A JP20930788 A JP 20930788A JP H0255975 A JPH0255975 A JP H0255975A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- counter
- memory circuit
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は例えば超音波ビームの指向方向を制御するた
めに用いられ、繰返し周波数の等しいパルス列を各チャ
ネルごとに多数生成し、各チャネルパルス間の位相関係
を任意に切替えることができる多数チャネルパルスの位
相制御回路に関する。
めに用いられ、繰返し周波数の等しいパルス列を各チャ
ネルごとに多数生成し、各チャネルパルス間の位相関係
を任意に切替えることができる多数チャネルパルスの位
相制御回路に関する。
「従来の技術」
第４図は超音波信号を受信する際の受渡ビームの指向方
向を制御する回路を示す。直線状あるいは円周状に配列
された超音波信号を受波する振動子１＋””−ＩＮより
の受渡信号は周波数混合器２１〜２Ｎへそれぞれ供給さ
れる０周波数置合器２゜〜２Ｎには端子３．〜３．ｌか
ら位相が順次θずつずれたパルス列が供給され、この結
果周波数混合器２１〜２Ｎから位相が順次θずつずれた
信号が得られ、これらが合成回路１１で合成され、受渡
ビームの合成指向方向がθ方向に設定される。端子３１
〜３ｏに与えるパルス列の位相θを変化させることによ
り指向方向も任意方向に設定することができる。
向を制御する回路を示す。直線状あるいは円周状に配列
された超音波信号を受波する振動子１＋””−ＩＮより
の受渡信号は周波数混合器２１〜２Ｎへそれぞれ供給さ
れる０周波数置合器２゜〜２Ｎには端子３．〜３．ｌか
ら位相が順次θずつずれたパルス列が供給され、この結
果周波数混合器２１〜２Ｎから位相が順次θずつずれた
信号が得られ、これらが合成回路１１で合成され、受渡
ビームの合成指向方向がθ方向に設定される。端子３１
〜３ｏに与えるパルス列の位相θを変化させることによ
り指向方向も任意方向に設定することができる。
端子３．〜３Ｈの位相が異なるパルス列を発生するため
従来においては特公昭６３−９６２７号公報に示すもの
が用いられていた。この従来技術においてはＮ個のプリ
セット形Ｍ進カウンタを用い、これらに異なる初期値を
設定し、これらカウンタで同一クロックを同時に計数す
ることにより、その各カウンタの出力から互に位相がず
れたパルス列を得ている。このように従来技術において
は多くのカウンタを必要としていた。
従来においては特公昭６３−９６２７号公報に示すもの
が用いられていた。この従来技術においてはＮ個のプリ
セット形Ｍ進カウンタを用い、これらに異なる初期値を
設定し、これらカウンタで同一クロックを同時に計数す
ることにより、その各カウンタの出力から互に位相がず
れたパルス列を得ている。このように従来技術において
は多くのカウンタを必要としていた。
「課題を解決するための手段」
この発明によれば各番地ごとに第１乃至第Ｎビットのデ
ータが記憶された記憶回路と、その記憶回路の各第１番
地から第Ｍ番地までを番地指定して繰返し読出す第１カ
ウンタと、記憶回路の第Ｍ番地より上位の番地を指定し
て読出す第２カウンタとよりなり、上記記憶回路は各第
１番地から第Ｍ番地までは０と１とのデータが連続して
記憶され、かつその記憶位相は第１乃至第Ｎビットにつ
いて互いに異ならされている。
ータが記憶された記憶回路と、その記憶回路の各第１番
地から第Ｍ番地までを番地指定して繰返し読出す第１カ
ウンタと、記憶回路の第Ｍ番地より上位の番地を指定し
て読出す第２カウンタとよりなり、上記記憶回路は各第
１番地から第Ｍ番地までは０と１とのデータが連続して
記憶され、かつその記憶位相は第１乃至第Ｎビットにつ
いて互いに異ならされている。
つまり第２カウンタで読出し領域が指定され、その指定
された領域について第１番地から第Ｍ番地の出力を１サ
イクルとし、位相が互いに異なるＮ通りのパルス出力が
得られる。
された領域について第１番地から第Ｍ番地の出力を１サ
イクルとし、位相が互いに異なるＮ通りのパルス出力が
得られる。
「実施例」
第１図はこの発明の詳細な説明するための記憶回路の記
憶内容を示す。この記憶回路は第１番地より第Ｍ番地ま
であり、各番地には第１ビツトから第Ｎビットまでのデ
ータが記憶されている。第１番地から第Ｍ番地には同数
の０と１とが連続して記憶され、その記憶位相が第１ビ
ツト乃至第Ｎビットで互いに異なっている。例えば第１
ビツトについては第１番地から第１番地までＯが記憶さ
れ、第ｉ＋１番地から第Ｍ番地まで１が記憶され、第２
ビツトについては第１番地に１が記憶され、第２番地か
ら第ｉ ＋ １番地まで０が記憶され、第ｉ＋２番地か
ら第Ｍ番地まで１が記憶され、つまり第１ビツトに対し
、第２ビツトは記憶位相が１番地ずらされ、以下順次記
憶位相がずらされている。
憶内容を示す。この記憶回路は第１番地より第Ｍ番地ま
であり、各番地には第１ビツトから第Ｎビットまでのデ
ータが記憶されている。第１番地から第Ｍ番地には同数
の０と１とが連続して記憶され、その記憶位相が第１ビ
ツト乃至第Ｎビットで互いに異なっている。例えば第１
ビツトについては第１番地から第１番地までＯが記憶さ
れ、第ｉ＋１番地から第Ｍ番地まで１が記憶され、第２
ビツトについては第１番地に１が記憶され、第２番地か
ら第ｉ ＋ １番地まで０が記憶され、第ｉ＋２番地か
ら第Ｍ番地まで１が記憶され、つまり第１ビツトに対し
、第２ビツトは記憶位相が１番地ずらされ、以下順次記
憶位相がずらされている。
このような記憶回路を第１番地から第Ｍ番地まで順次読
出すと、第１ビツト出力は第２図Ａ１に示すようになり
、第２ビツト出力は第２図Ａ！に示すようになり、以下
第３ビツト乃至第Ｎビット出力はそれぞれ第２図Ａ、乃
至Ａ、に示すようになり、順次位相がずれたｌサイクル
のパルスが得られる。この記憶回路をＭ進カウンタの出
力で番地指定して繰返し読出せば位相が順次ずれたＮ個
のパルス列が得られる。
出すと、第１ビツト出力は第２図Ａ１に示すようになり
、第２ビツト出力は第２図Ａ！に示すようになり、以下
第３ビツト乃至第Ｎビット出力はそれぞれ第２図Ａ、乃
至Ａ、に示すようになり、順次位相がずれたｌサイクル
のパルスが得られる。この記憶回路をＭ進カウンタの出
力で番地指定して繰返し読出せば位相が順次ずれたＮ個
のパルス列が得られる。
要するに第１ビツト乃至第ＮビットについてＯと１との
記憶位相を異ならすことにより位相が異なるＮ個のパル
ス列が得られる。
記憶位相を異ならすことにより位相が異なるＮ個のパル
ス列が得られる。
第３図はこの発明の実施例を示す、記憶回路１２には第
１番地乃至第Ｍ番地の記憶領域が複数段けられ、これら
各記憶領域は第１図に示したように各第１乃至第Ｎビッ
トを出力し、その第１番地乃至第Ｍ番地に０と１とが連
続して記憶され、その記憶位相が第１ビツト乃至第Ｎビ
ットについて互いに異ならされている。各記憶領域の第
１番地乃至第Ｍ番地はＭ進第１カウンタ１３の計数値で
番地指定されて続出され、各記憶領域の指定、つまり第
Ｍ番地以上の上位番地の指定は第２カウンタ１４により
行われる０Ｍ進第１カウンタ１３は端子１５のクロック
を計数し、記憶回路１２の第１ビツト乃至第Ｎビットの
出力Ｄ１〜Ｄ、は端子１５のクロックでラッチ回路１６
にラッチされ、ラッチ回路１６からのＮ個の出力が所望
の出力パルスとされる０Ｍ進第１カウンタ１３の計数値
が変化する時に記憶回路１２の出力が不安定になり、グ
リッチが生ずるが、記憶回路１２の安定な出力をラッチ
回８１６にラッチすることによりこのグリッチが除去さ
れる。
１番地乃至第Ｍ番地の記憶領域が複数段けられ、これら
各記憶領域は第１図に示したように各第１乃至第Ｎビッ
トを出力し、その第１番地乃至第Ｍ番地に０と１とが連
続して記憶され、その記憶位相が第１ビツト乃至第Ｎビ
ットについて互いに異ならされている。各記憶領域の第
１番地乃至第Ｍ番地はＭ進第１カウンタ１３の計数値で
番地指定されて続出され、各記憶領域の指定、つまり第
Ｍ番地以上の上位番地の指定は第２カウンタ１４により
行われる０Ｍ進第１カウンタ１３は端子１５のクロック
を計数し、記憶回路１２の第１ビツト乃至第Ｎビットの
出力Ｄ１〜Ｄ、は端子１５のクロックでラッチ回路１６
にラッチされ、ラッチ回路１６からのＮ個の出力が所望
の出力パルスとされる０Ｍ進第１カウンタ１３の計数値
が変化する時に記憶回路１２の出力が不安定になり、グ
リッチが生ずるが、記憶回路１２の安定な出力をラッチ
回８１６にラッチすることによりこのグリッチが除去さ
れる。
前記例のようにこの位相制御されたパルス列を超音波ビ
ームの走査に用いる場合はビーム走査ステップパルスが
第２カウンタ１４で計数される。
ームの走査に用いる場合はビーム走査ステップパルスが
第２カウンタ１４で計数される。
ビーム走査ステップパルスの周期は端子工５のクロック
の周期の１０Ｍ〜２０Ｍ倍とされる。この例ではスイッ
チ１７で記憶回路１２の更に上位番地を指定して、例え
ば超音波の探知周波数の切替えに応じて記憶領域を選択
するようにした場合である。なお記憶回路１２としては
いわゆるＲＯＭを用いることができる。
の周期の１０Ｍ〜２０Ｍ倍とされる。この例ではスイッ
チ１７で記憶回路１２の更に上位番地を指定して、例え
ば超音波の探知周波数の切替えに応じて記憶領域を選択
するようにした場合である。なお記憶回路１２としては
いわゆるＲＯＭを用いることができる。
「発明の効果」
以上述べたようにこの発明によれば１個の記憶回路１２
と第１カウンタ１３と第２カウンタ１４とにより位相制
ｉＢされたＮチャネルのパルス列を得ることができ、Ｎ
個のカウンタを用いる従来技術と比較して構成が著しく
簡単になる。
と第１カウンタ１３と第２カウンタ１４とにより位相制
ｉＢされたＮチャネルのパルス列を得ることができ、Ｎ
個のカウンタを用いる従来技術と比較して構成が著しく
簡単になる。
第１図はこの発明の詳細な説明するための記憶回路の記
憶例を示す図、第２図は第１図の記憶回路の読出し出力
を示す図、第３図はこの発明の実施例を示すブロック図
、第４図は受波ビーム走査回路を示すブロック図である
。 特許出願人二株式会社 光電製作所
憶例を示す図、第２図は第１図の記憶回路の読出し出力
を示す図、第３図はこの発明の実施例を示すブロック図
、第４図は受波ビーム走査回路を示すブロック図である
。 特許出願人二株式会社 光電製作所
Claims (1)
- （１）各番地ごとに第１乃至第Ｎビットのデータが記憶
された記憶回路と、 その記憶回路の各第１番地から第Ｍ番地までを番地指定
して繰返し読出す第１カウンタと、上記記憶回路の第Ｍ
番地より上位の番地を指定して読出す第２カウンタとよ
りなり、 上記記憶回路の各第１番地から第Ｍ番地までは０と１と
のデータが連続して記憶され、かつその記憶位相は第１
乃至第Ｎビットについて互いに異ならされている多数チ
ャネルパルスの位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20930788A JPH0255975A (ja) | 1988-08-22 | 1988-08-22 | 多数チャネルパルスの位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20930788A JPH0255975A (ja) | 1988-08-22 | 1988-08-22 | 多数チャネルパルスの位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0255975A true JPH0255975A (ja) | 1990-02-26 |
Family
ID=16570789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20930788A Pending JPH0255975A (ja) | 1988-08-22 | 1988-08-22 | 多数チャネルパルスの位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0255975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41522E1 (en) | 1995-10-20 | 2010-08-17 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215123A (ja) * | 1982-06-07 | 1983-12-14 | Advantest Corp | 多相タイミング発生装置 |
| JPS5926084A (ja) * | 1982-08-03 | 1984-02-10 | Furuno Electric Co Ltd | 受波ビームの指向方向制御装置 |
-
1988
- 1988-08-22 JP JP20930788A patent/JPH0255975A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215123A (ja) * | 1982-06-07 | 1983-12-14 | Advantest Corp | 多相タイミング発生装置 |
| JPS5926084A (ja) * | 1982-08-03 | 1984-02-10 | Furuno Electric Co Ltd | 受波ビームの指向方向制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41522E1 (en) | 1995-10-20 | 2010-08-17 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0158980A2 (en) | Digital time base corrector | |
| US4719509A (en) | Video data interpolation apparatus | |
| US4377960A (en) | Electronic musical instrument of waveform memory reading type | |
| GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
| US4370524A (en) | Circuit for time compression and expansion of audio signals | |
| US5290965A (en) | Asynchronous waveform generating device for use in an electronic musical instrument | |
| US4268717A (en) | Time-modulated delay system and improved reverberation simulator using same | |
| JPS6364093A (ja) | 音発生装置 | |
| JPH0255975A (ja) | 多数チャネルパルスの位相制御回路 | |
| JP2585227Y2 (ja) | 多数チャネルパルスの位相制御回路 | |
| JP2584702Y2 (ja) | 超音波ビーム指向方向制御装置 | |
| US4805508A (en) | Sound synthesizing circuit | |
| JPS639627B2 (ja) | ||
| JP2605680B2 (ja) | 音声ノイズ発生回路 | |
| US4683794A (en) | Automatic music playing apparatus capable of producing a plurality of different sounds simultaneously | |
| JPH0218632B2 (ja) | ||
| JPH02181795A (ja) | 電子楽器 | |
| SU1730726A1 (ru) | Дешифратор врем импульсных кодов | |
| JPH0316041B2 (ja) | ||
| JPH0686376A (ja) | デジタルトーン発生回路 | |
| JPH04161878A (ja) | 可変遅延回路 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPS61110199A (ja) | 楽音信号発生装置 | |
| JPS58143605A (ja) | 周波数分倍回路 | |
| JPH11150459A (ja) | パルス出力回路 |