JPH025471A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野 Ｂ１発明の概要 Ｃ０従来技術「第２図１ Ｄ０発明が解決しようとする問題点 Ｅ３問題点を解決するための手段 Ｆ　作用 Ｇ、実施例［第１図］ Ｈ１発明の効果 （Ａ、産業上の利用分野） 本発明は半導体装置の製造方法、特にＳｏｌ構造の半導
体装置の製造方法に関する。

（Ｂ、発明の概要） 本発明は、ＳＯＩ構造の゛ト導体装置の製造方法におい
て、 °ト導体層に大きなダメージを与えることなく完璧な素
子分離ができるようにするため、第１の半導体基板の表
面側から酸素等のイオンを選択的にイオン打込みして表
面より深いところにシリコン酸化層等の化合物層を形成
し、第１の半導体基板の表面に第２の半導体基板をこれ
の表面の絶縁層にて貼り合せ、第１の半導体基板を裏面
から上記シリコン酸化層等の化合物層が露出するまで研
磨あるいはエツチング等により除去し、その後該化合物
層をマスクとして第１の半導体基板の残部を第２の半導
体基板表面の絶縁層の表面か露出するまでエツチングす
るものである。

（Ｃ，従来技術）［第２図］ ＳＯＩ構造の半導体装置を酸素のイオン打込みを利用し
て製造する技術の開発が進んでいる。そして、高性能の
半導体素子を高信頼度で形成するには絶縁層５ｉ０２上
の単結晶シリコン半導体層の厚さを１０００人前後にす
ると良いことか明らかにされている。

ところで、その半導体層に形成する半導体素子間の分離
は従来においてはＬＯＣＯ３法か、ＲＩＥにより半導体
層をカットするＲＩＥカット法によフて行われていた。

第２（Ａ）、（Ｂ）はＬＯＧＯＳ！、：より素子分離し
たＳｏｌ構造のＭＯＳ法半導体装置を示すもので、同図
において、ａは半導体基板、ｂは該基板ａの表面に形成
されたＳｉＯ□膜、Ｃは該５ｉｎ２膜す上に形成された
シリコン単結晶半導体層、ｄは該半導体層Ｃの選択酸化
により形成されたＳｉＯ□かうなるフィールド絶縁膜、
ｅはＳｉＯ□からなるゲート絶縁膜、ｆはゲート電極、
ｇはソース、ｈはドレインである。

また、特公昭５４−１６７１６号公報には酸素あるいは
窒素をイオン打込みすることにより素子分離する技術が
紹介されている。この技術は、シリコン半導体基板の表
面部に半導体素子を多数形成した後、各半導体素子をマ
スクしてアイソレーション領域に酸素あるいは窒素をイ
オン打込みして半導体素子の底面よりも深いアイソレー
ション層を形成し、その後、半導体表面のマスクを除去
して該表面側から半導体素子越しに酸素あるいは窒素を
イオン打込みして半導体素子の底面側に半導体基板と各
半導体素子との間を分離する絶縁層を形成してＳＯＩ構
造にするものである。

（Ｄ、発明が解決しようとする問題点）ところで、ＬＯ
ＣＯＳ法により素子間分離するＳｏ！半導体装置の製造
方法は、製造工程数が多くなり、製造コストが高くなる
という問題がある。また、チャンネルエツジｉ、ｉのリ
ークが生し易いという問題かあった。というのは、選択
酸化した場合フィールド絶縁膜ｄの側面にバーズビーク
が生じる。その結果、ｖｔｈ制御用の不純物がイオン打
込みされてもそのバーズビーク下の部分ｉ、ｉに不純物
が入らず、その結果、ソース・ドレイン間がそのバーズ
・ピーク下の部分ｉ、ｉを通じてリークし易くなるとい
う問題か起きてしまう。これはＭｏＳトランジスタの性
能に係る問題で看過できるものではない。

また、ＲＩＥにより半導体層をカットするという方法は
半導体層がＲＩＥによって大きなダメージを受ける虞れ
があり、好ましくなかフた。

また、特公昭５４−１６７１６号公報に記載された技術
によれば、半導体層の半導体素子形成領域越しに多量の
酸素あるいは窒素をイオン打込みして半導体素子形成領
域の底面側に絶縁層を形成するので、イオン打込みする
酸素又は窒素により半導体素子形成領域の結晶性が悪く
なり、半導体素子の性能が低下する要因となる虞れがあ
る。というのは、シリコン半導体基板中に酸素あるいは
窒素をイオン打込みして充分な絶縁抵抗を有し高い信頼
度を有する絶縁層を形成するには、イオン打込みする酸
素あるは窒素のドーズ量を相当に多くしなければならな
い。そして、多量の酸素あるいは窒素を半導体素子形成
領域越しに基板に打込むと打込まれる酸素あるいは窒素
によって半導体素子形成領域が大きなダメージを受けて
結晶性が低下する虞れがある。従って、半導体素子の性
能が低下する虞れがあるのである。

本発明はかかる事情に鑑みて為されたものであリ、半導
体層に大きなダメージを与えることなく完璧な素子分離
を為し得るようにすることを目的とする。

（Ｅ、問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決するた
め、第１の半導体基板の表面側から酸素等のイオンを選
択的にイオン打込みして表面より深いところにシリコン
酸化層等の化合物層を形成し、第１の゛詐導体基板の表
面に第２の半導体基板をこれの表面の絶縁層にて貼り合
せ、第１の半導体基板を裏面から上記シリコン酸化層等
の化合物層が露出するまで研磨あるいはエツチング等に
より除去し、その後該化合物層をマスクとして第１の半
導体基板の残部を第２の半導体基板表面の絶縁層の表面
が露出するまでエツチングすることを特徴とする。

（Ｆ、作用） 本発明半導体装置の製造方法によれば、第１の半導体基
板の表面より適宜深いところに酸素等を選択的をイオン
打込みして形成したシリコン酸化層等の化合物層をマス
クとして該絶縁層よりｂｋ表面の部分をエツチングする
ことにより完璧な素子分離が可能である。そして、半導
体層の下地となる絶縁層は第２の半導体基板の表面に形
成されており、酸素等の半導体層越しのイオン打込みに
より形成する必要が全くない。従って、従来のように大
量の酸素あるいは窒素が半導体層を通りその酸素あるい
は窒素により半導体層の結晶性が低下せしめられる虞れ
がない。

（Ｇ、実施例）［第１図］ 以下、本発明半導体装置の製造方法を図示実施例に従っ
て評細に説明する。

第１図（Ａ）乃至（Ｆ）は本発明半導体装１ξの製造方
法の一つの実施例を工程順に示す断面図である。

（Ａ）同図（Ａ）に示すように第１の半導体基板１の表
面２にレジスト膜３を選択的に形成した状態で表面２側
からレジスト膜３をマスクとして酸素０をイオン打込み
する。この酸素のイオン打込みは第１の半導体基板１の
表面２か６１μｍ以上深いところに酸素を存在させるよ
うなエネルギーで行う。４．４、・・・はイオン打込み
された酸素０原子を示す。ところで、この酸素のイオン
打込みは後で研磨するときにストッパとなりＫＯＨによ
る第１の半導体基板１の選択的エツチングをするときに
マスクとなるシリコン酸化層を形成するために行うもの
であり、電気的に絶縁層として機能するシリコン酸化層
を形成するためのものではない。そして、ストッパやマ
スクとして機能するシリコン酸化層はイオン打込みする
酸素Ｏのドーズ量が少なくても形成することができる。

従って、このイオン打込みの酸素のドース量は、ストッ
パやマスクとして機能するシリコン酸化層を得るに最小
限必要な量にされ、絶縁層として充分な絶縁抵抗、耐圧
、信頼度を有するシリコン酸化層を形成するに必要なド
ーズ量に比較して相当に少ない。依って、この酸素のイ
オン打込みによって第１の半導体基板１の結晶性は悪く
はならない （Ｂ）次に、上記レジスト膜３を除去し、アニル処理す
ると、酸素０がイオン打込みされた部分が同図（Ｂ）に
示すようにシリコン酸化層（ＳｉＯｘ）５となる。尚、
６は第１の半導体基板１の裏面、７．７、・・・は第１
の半導体基板１の酸化層５．５、・・・の表面２側の部
分で、後で半導体素子が形成されるところの半導体層と
なる。

（Ｃ）次に、同図（Ｃ）に示すように表面にＳｉＯ２か
らなる絶縁層８が形成された第２の半導体基板９を第１
の半導体基板ｌの表面２に絶縁層８表面にて貼り合せる
。

（Ｄ）次に、第１の半導体基板１を裏面６側から研磨す
る。シリコン酸化層５はシリコンＳｉに比較して硬度が
著しく高いので、研磨においてのストッパになり、この
研磨は同図（Ｄ）に示すようにそのシリコン酸化層５．
５、・・・が露出するまで行う。

（Ｅ）その後、シリコン酸化層５．５、・・・をマスり
とじて第１の半導体基板１の残部た部分に対するＫＯＨ
によるエツチングを行い、シリコン酸化層５．５、・・
・下に第１図（Ｅ）に示すように互いに分離された半導
体層７．７・・・を得る。

（Ｆ）しかる後、同図（Ｆ）に示すようにシリコン酸化
層５．５．−・・を除去して半導体層７．７、・・・の
表面を露出させる。そして、この後、該半導体層７．７
、・・・表面に半導体素子が形成されることになる。

このような半導体装置の製造方法によれば、シリコン酸
化層５．５゜・・・をマスクとする第１の半導体基板１
のエツチングにより半導体層の完璧な素子分離を行うこ
とかでき、ＬＯＧＯＳ　（選択酸化）法により素子分離
する場合のようにバーズビークか生じ半導体素子の特性
か劣化する虞れはない。

また、半導体層７．７、・・・の下地となる絶縁層は第
２の半導体基板９の表面に形成された絶縁層８により構
成され、特公昭５４−１６７１６号公報に記載された技
術のように半導体素子越しに酸素あるいは窒素をドープ
することにより形成することは必要でない。従って、絶
縁層形成のための大量の酸素あるいは窒素のイオン打込
みにより半導体層７．７、・・・の結晶性が低下せしめ
らるという問題点は生じる虞れはない。尤も、シリコン
酸化層５．５、・・・の形成のためのイオン打込みの際
には半導体層７．７、・・・を酸素Ｏが通過したが、そ
の酸素Ｏのドーズ量は上述のとおり少量なので、このイ
オン打込みによる結晶性の低下はほとんどない。従ワて
、各半導体層７．７、・・・に高性能の半導体素子を形
成することができるのである。

尚、第１の半導体基板の表面よりも深いところに打込む
イオンは必ずしも酸素イオンに限らない。例えば窒素Ｎ
イオンをイオン打込みするようにしても良い。この場合
には基板と反応してシリコン窒化物ＳｉＮ層が化合物層
として形成されることになる。

（Ｈ，発明の効果） 以上に述べたように、本発明半導体装置の製造方法は、
第１の半導体基板の表面側から一基板と反応して化合物
をつくるイオンを選択的にイオン打込みして上記表面よ
りも深い位置に化合物層を形成する工程と、第１の半導
体基板の表面に、表面に絶縁層を有する第２の半導体基
板を絶縁層表面にて貼り合せる工程と、第１の半導体基
板を表面側から上記化合物層が露出するまで除去する工
程と、該化合物層をマスクとして第１の半導体基板の残
部を第２の半導体基板表面の上記化合物層が露出するま
でエツチングする工程を有することを特徴とするもので
ある。

従って、本発明半導体装置の製造方法によれば、第１の
半導体基板の表面より適宜深いところに選択的をイオン
打込みして形成した化合物層をマスクとして該化合物層
よりも表面側の部分をエツチングすることにより完璧な
素子分離が可能である。そして、半導体層の下地となる
絶縁層は第２の半導体基板の表面に形成されており、酸
素等のイオン打込みにより形成する必要が全くない。従
って、大川の酸素あるいは窒素が半導体層を通りその酸
素あるいは窒素により半導体層の結晶性が低下せしめら
れる虞れがない。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製造方法
の−・つの実施例を工程順に示す断面図、第２図（Ａ）
、（Ｂ）は素子分離法の一つの従来例を示すもので、同
図（Ａ）は平面図、同図（Ｂ）は同図（Ａ）のＢ−Ｂ線
視断面図である。 符号の説明 １　・　・　・ ２　・　・　・ ３　・　・　・ ５　・　・　・ ６　・　・　・ ７　・　・　・ ９　・　・　・ 第１の半導体基板、 第１の半導体基板の表面、 マスク、４・・・イオン（酸素）、 化合物層、 第１の半導体基板の裏面、 半導体層、８・・・絶縁層、 第２の半導体基板。 実ｖ区玉程順に示す断面図 第１　図 Ｑ’） ｎ 平面図 （，４） 断面図（Ｂ−Ｂ線） （Ｂ） 一つの従来ｆｌ趨示４図 第２図

Claims (1)

【特許請求の範囲】
1. （１）第１の半導体基板の表面側から基板と反応して化
   合物をつくるイオンを選択的にイオン打込みして上記表
   面よりも深い位置に化合物層を形成する工程と、 第１の半導体基板の表面に、表面に絶縁層を有する第２
   の半導体基板を該絶縁層の表面にて貼り合せる工程と、 上記第１の半導体基板を裏面側から上記化合物層が露出
   するまで除去する工程と、 上記化合物層をマスクとして第１の半導体基板の残部を
   第２の半導体基板表面の上記絶縁層が露出するまでエッ
   チングする工程と、 を有することを特徴とする半導体装置の製造方法。