JP2600298B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2600298B2 JP2600298B2 JP15643688A JP15643688A JP2600298B2 JP 2600298 B2 JP2600298 B2 JP 2600298B2 JP 15643688 A JP15643688 A JP 15643688A JP 15643688 A JP15643688 A JP 15643688A JP 2600298 B2 JP2600298 B2 JP 2600298B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- layer
- oxygen
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第２図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置の製造方法、特にSOI構造の半導
体装置の製造方法に関する。
体装置の製造方法に関する。
（B.発明の概要） 本発明は、SOI構造の半導体装置の製造方法におい
て、 半導体層に大きなダメージを与えることなく完璧な素
子分離ができるようにするため、 第１の半導体基板の表面側から酸素等のイオンを選択
的にイオン打込みして表面より深いところにシリコン酸
化層等の化合物層を形成し、第１の半導体基板の表面に
第２の半導体基板をこれの表面の絶縁層にて貼り合せ、
第１の半導体基板を裏面から上記シリコン酸化層等の化
合物層が露出するまで研磨あるいはエッチング等により
除去し、その後該化合物層をマスクとして第１の半導体
基板の残部を第２の半導体基板表面の絶縁層の表面が露
出するまでエッチングするものである。
て、 半導体層に大きなダメージを与えることなく完璧な素
子分離ができるようにするため、 第１の半導体基板の表面側から酸素等のイオンを選択
的にイオン打込みして表面より深いところにシリコン酸
化層等の化合物層を形成し、第１の半導体基板の表面に
第２の半導体基板をこれの表面の絶縁層にて貼り合せ、
第１の半導体基板を裏面から上記シリコン酸化層等の化
合物層が露出するまで研磨あるいはエッチング等により
除去し、その後該化合物層をマスクとして第１の半導体
基板の残部を第２の半導体基板表面の絶縁層の表面が露
出するまでエッチングするものである。
（C.従来技術）［第２図］ SOI構造の半導体装置を酸素のイオン打込みを利用し
て製造する技術の開発が進んでいる。そして、高性能の
半導体素子を高信頼度で形成するには絶縁層SiO2上の単
結晶シリコン半導体層の厚さを1000Å前後にすると良い
ことが明らかにされている。
て製造する技術の開発が進んでいる。そして、高性能の
半導体素子を高信頼度で形成するには絶縁層SiO2上の単
結晶シリコン半導体層の厚さを1000Å前後にすると良い
ことが明らかにされている。
ところで、この半導体層に形成する半導体素子間の分
離は従来においてはLOCOS法か、RIEにより半導体層をカ
ットするRIEカット法によって行われていた。
離は従来においてはLOCOS法か、RIEにより半導体層をカ
ットするRIEカット法によって行われていた。
第２（Ａ）、（Ｂ）はLOCOSにより素子分離したSOI構
造のMOS法半導体装置を示すもので、同図において、ａ
は半導体基板、ｂは該基板ａの表面に形成されたSiO
2膜、ｃは該SiO2膜ｂ上に形成されたシリコン単結晶半
導体層、ｄは該半導体層ｃの選択酸化により形成された
SiO2からなるフィールド絶縁膜、ｅはSiO2からなるゲー
ト絶縁膜、ｆはゲート電極、ｇはソース、ｈはドレイン
である。
造のMOS法半導体装置を示すもので、同図において、ａ
は半導体基板、ｂは該基板ａの表面に形成されたSiO
2膜、ｃは該SiO2膜ｂ上に形成されたシリコン単結晶半
導体層、ｄは該半導体層ｃの選択酸化により形成された
SiO2からなるフィールド絶縁膜、ｅはSiO2からなるゲー
ト絶縁膜、ｆはゲート電極、ｇはソース、ｈはドレイン
である。
また、特公昭54−16716号公報には酸素あるいは窒素
をイオン打込みすることにより素子分離する技術が紹介
されている。この技術は、シリコン半導体基板の表面部
に半導体素子を多数形成した後、各半導体素子をマスク
してアイソレーション領域に酸素あるいは窒素をイオン
打込みして半導体素子の底面よりも深いアイソレーショ
ン層を形成し、その後、半導体表面のマスクを除去して
該表面側から半導体素子越しに酸素あるいは窒素をイオ
ン打込みして半導体素子の底面側に半導体基板と各半導
体素子との間を分離する絶縁層を形成してSOI構造にす
るものである。
をイオン打込みすることにより素子分離する技術が紹介
されている。この技術は、シリコン半導体基板の表面部
に半導体素子を多数形成した後、各半導体素子をマスク
してアイソレーション領域に酸素あるいは窒素をイオン
打込みして半導体素子の底面よりも深いアイソレーショ
ン層を形成し、その後、半導体表面のマスクを除去して
該表面側から半導体素子越しに酸素あるいは窒素をイオ
ン打込みして半導体素子の底面側に半導体基板と各半導
体素子との間を分離する絶縁層を形成してSOI構造にす
るものである。
（D.発明が解決しようとする問題点） ところで、LOCOS法により素子間分離するSOI半導体装
置の製造方法は、製造工程数が多くなり、製造コストが
高くなるという問題がある。また、チャンネルエッジ
ｉ、ｉのリークが生じ易いという問題があった。という
のは、選択酸化した場合フィールド絶縁膜ｄの側面にバ
ーズビークが生じる。その結果、Vth制御用の不純物が
イオン打込みされてもそのバーズビーク下の部分ｉ、ｉ
に不純物が入らず、その結果、ソース・ドレイン間がそ
のバーズ・ビーク下の部分ｉ、ｉを通じてリークし易く
なるという問題が起きてしまう。これはMOSトランジス
タの性能に係る問題で看過できるものではない。
置の製造方法は、製造工程数が多くなり、製造コストが
高くなるという問題がある。また、チャンネルエッジ
ｉ、ｉのリークが生じ易いという問題があった。という
のは、選択酸化した場合フィールド絶縁膜ｄの側面にバ
ーズビークが生じる。その結果、Vth制御用の不純物が
イオン打込みされてもそのバーズビーク下の部分ｉ、ｉ
に不純物が入らず、その結果、ソース・ドレイン間がそ
のバーズ・ビーク下の部分ｉ、ｉを通じてリークし易く
なるという問題が起きてしまう。これはMOSトランジス
タの性能に係る問題で看過できるものではない。
また、RIEにより半導体層をカットするという方法は
半導体層がRIEによって大きなダメージを受ける虞れが
あり、好ましくなかった。
半導体層がRIEによって大きなダメージを受ける虞れが
あり、好ましくなかった。
また、特公昭54−16716号公報に記載された技術によ
れば、半導体層の半導体素子形成領域越しに多量の酸素
あるいは窒素をイオン打込みして半導体素子形成領域の
底面側に絶縁層を形成するので、イオン打込みする酸素
又は窒素により半導体素子形成領域の結晶性が悪くな
り、半導体素子の性能が低下する要因となる虞れがあ
る。というのは、シリコン半導体基板中に酸素あるいは
窒素をイオン打込みして充分な絶縁抵抗を有し高い信頼
度を有する絶縁層を形成するには、イオン打込みする酸
素あるは窒素のドーズ量を相当に多くしなければならな
い。そして、多量の酸素あるいは窒素を半導体素子形成
領域越しに基板に打込むと打込まれる酸素あるいは窒素
によって半導体素子形成領域が大きなダメージを受けて
結晶性が低下する虞れがある。従って、半導体素子の性
能が低下する虞れがあるのである。
れば、半導体層の半導体素子形成領域越しに多量の酸素
あるいは窒素をイオン打込みして半導体素子形成領域の
底面側に絶縁層を形成するので、イオン打込みする酸素
又は窒素により半導体素子形成領域の結晶性が悪くな
り、半導体素子の性能が低下する要因となる虞れがあ
る。というのは、シリコン半導体基板中に酸素あるいは
窒素をイオン打込みして充分な絶縁抵抗を有し高い信頼
度を有する絶縁層を形成するには、イオン打込みする酸
素あるは窒素のドーズ量を相当に多くしなければならな
い。そして、多量の酸素あるいは窒素を半導体素子形成
領域越しに基板に打込むと打込まれる酸素あるいは窒素
によって半導体素子形成領域が大きなダメージを受けて
結晶性が低下する虞れがある。従って、半導体素子の性
能が低下する虞れがあるのである。
本発明はかかる事情に鑑みて為されたものであり、半
導体層に大きなダメージを与えることなく完璧な素子分
離を為し得るようにすることを目的とする。
導体層に大きなダメージを与えることなく完璧な素子分
離を為し得るようにすることを目的とする。
（E.問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決する
ため、第１の半導体基板の表面側から酸素等のイオンを
選択的にイオン打込みして表面より深いところにシリコ
ン酸化層等の化合物層を形成し、第１の半導体基板の表
面に第２の半導体基板をこれの表面の絶縁層にて貼り合
せ、第１の半導体基板を裏面から上記シリコン酸化層等
の化合物層が露出するまで研磨あるいはエッチング等に
より除去し、その後該化合物層をマスクとして第１の半
導体基板の残部を第２の半導体基板表面の絶縁層の表面
が露出するまでエッチングすることを特徴とする。
ため、第１の半導体基板の表面側から酸素等のイオンを
選択的にイオン打込みして表面より深いところにシリコ
ン酸化層等の化合物層を形成し、第１の半導体基板の表
面に第２の半導体基板をこれの表面の絶縁層にて貼り合
せ、第１の半導体基板を裏面から上記シリコン酸化層等
の化合物層が露出するまで研磨あるいはエッチング等に
より除去し、その後該化合物層をマスクとして第１の半
導体基板の残部を第２の半導体基板表面の絶縁層の表面
が露出するまでエッチングすることを特徴とする。
（F.作用） 本発明半導体装置の製造方法によれば、第１の半導体
基板の表面より適宜深いところに酸素等を選択的をイオ
ン打込みして形成したシリコン酸化層等の化合物層をマ
スクとして該絶縁層よりも表面側の部分をエッチングす
ることにより完璧な素子分離が可能である。そして、半
導体層の下地となる絶縁層は第２の半導体基板の表面に
形成されており、酸素等の半導体層越しのイオン打込み
により形成する必要が全くない。従って、従来のように
大量の酸素あるいは窒素が半導体層を通りその酸素ある
いは窒素により半導体層の結晶性が低下せしめられる虞
れがない。
基板の表面より適宜深いところに酸素等を選択的をイオ
ン打込みして形成したシリコン酸化層等の化合物層をマ
スクとして該絶縁層よりも表面側の部分をエッチングす
ることにより完璧な素子分離が可能である。そして、半
導体層の下地となる絶縁層は第２の半導体基板の表面に
形成されており、酸素等の半導体層越しのイオン打込み
により形成する必要が全くない。従って、従来のように
大量の酸素あるいは窒素が半導体層を通りその酸素ある
いは窒素により半導体層の結晶性が低下せしめられる虞
れがない。
（G.実施例）［第１図］ 以下、本発明半導体装置の製造方法を図示実施例に従
って詳細に説明する。
って詳細に説明する。
第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製造方
法の一つの実施例を工程順に示す断面図である。
法の一つの実施例を工程順に示す断面図である。
（Ａ）同図（Ａ）に示すように第１の半導体基板１の表
面２にレジスト膜３を選択的に形成した状態で表面２側
からレジスト膜３をマスクとして酸素Ｏをイオン打込み
する。この酸素のイオン打込みは第１の半導体基板１の
表面２から１μｍ以上深いところに酸素を存在させるよ
うにエネルギーで行う。４、４、…はイオン打込みされ
た酸素Ｏ原子を示す。ところで、この酸素のイオン打込
みは後で研磨するときにストッパとなりKOHによる第１
の半導体基板１の選択的エッチングをするときにマスク
となるシリコン酸化層を形成するために行うものであ
り、電気的に絶縁層として機能するシリコン酸化層を形
成するためのものではない。そして、ストッパやマスク
として機能するシリコン酸化層はイオン打込みする酸素
Ｏのドーズ量が少なくても形成することができる。従っ
て、このイオン打込みの酸素のドース量は、ストッパや
マスクとして機能するシリコン酸化層を得るに最小限必
要な量にされ、絶縁層として充分な絶縁抵抗、耐圧、信
頼度を有するシリコン酸化層を形成するに必要なドーズ
量に比較して相当に少ない。依って、この酸素のイオン
打込みによって第１の半導体基板１の結晶性は悪くはな
らない。
面２にレジスト膜３を選択的に形成した状態で表面２側
からレジスト膜３をマスクとして酸素Ｏをイオン打込み
する。この酸素のイオン打込みは第１の半導体基板１の
表面２から１μｍ以上深いところに酸素を存在させるよ
うにエネルギーで行う。４、４、…はイオン打込みされ
た酸素Ｏ原子を示す。ところで、この酸素のイオン打込
みは後で研磨するときにストッパとなりKOHによる第１
の半導体基板１の選択的エッチングをするときにマスク
となるシリコン酸化層を形成するために行うものであ
り、電気的に絶縁層として機能するシリコン酸化層を形
成するためのものではない。そして、ストッパやマスク
として機能するシリコン酸化層はイオン打込みする酸素
Ｏのドーズ量が少なくても形成することができる。従っ
て、このイオン打込みの酸素のドース量は、ストッパや
マスクとして機能するシリコン酸化層を得るに最小限必
要な量にされ、絶縁層として充分な絶縁抵抗、耐圧、信
頼度を有するシリコン酸化層を形成するに必要なドーズ
量に比較して相当に少ない。依って、この酸素のイオン
打込みによって第１の半導体基板１の結晶性は悪くはな
らない。
（Ｂ）次に、上記レジスト膜３を除去し、アニール処理
すると、酸素Ｏがイオン打込みされた部分が同図（Ｂ）
に示すようにシリコン酸化層（SiOx）５となる。尚、６
は第１の半導体基板１の裏面、７、７、…は第１の半導
体基板１の酸化層５、５、…の表面２側の部分で、後で
半導体素子が形成されるところの半導体層となる。
すると、酸素Ｏがイオン打込みされた部分が同図（Ｂ）
に示すようにシリコン酸化層（SiOx）５となる。尚、６
は第１の半導体基板１の裏面、７、７、…は第１の半導
体基板１の酸化層５、５、…の表面２側の部分で、後で
半導体素子が形成されるところの半導体層となる。
（Ｃ）次に、同図（Ｃ）に示すように表面にSiO2からな
る絶縁層８が形成された第２の半導体基板９を第１の半
導体基板１の表面２に絶縁層８表面にて貼り合せる。
る絶縁層８が形成された第２の半導体基板９を第１の半
導体基板１の表面２に絶縁層８表面にて貼り合せる。
（Ｄ）次に、第１の半導体基板１を裏面６側から研磨す
る。シリコン酸化層５はシリコンSiに比較して硬度が著
しく高いので、研磨においてのストッパになり、この研
磨は同図（Ｄ）に示すようにそのシリコン酸化層５、
５、…が露出するまで行う。
る。シリコン酸化層５はシリコンSiに比較して硬度が著
しく高いので、研磨においてのストッパになり、この研
磨は同図（Ｄ）に示すようにそのシリコン酸化層５、
５、…が露出するまで行う。
（Ｅ）その後、シリコン酸化層５、５、…をマスクとし
て第１の半導体基板１の残った部分に対するKOHによる
エッチングを行い、シリコン酸化層５、５、…下に第１
図（Ｅ）に示すように互いに分離された半導体層７、７
…を得る。
て第１の半導体基板１の残った部分に対するKOHによる
エッチングを行い、シリコン酸化層５、５、…下に第１
図（Ｅ）に示すように互いに分離された半導体層７、７
…を得る。
（Ｆ）しかる後、同図（Ｆ）に示すようにシリコン酸化
層５、５、…を除去して半導体層７、７、…の表面を露
出させる。そして、この後、該半導体層７、７、…表面
に半導体素子が形成されることになる。
層５、５、…を除去して半導体層７、７、…の表面を露
出させる。そして、この後、該半導体層７、７、…表面
に半導体素子が形成されることになる。
このような半導体装置の製造方法によれば、シリコン
酸化層５、５。…をマスクとする第１の半導体基板１の
エッチングにより半導体層の完璧な素子分離を行うこと
ができ、LOCOS（選択酸化）法により素子分離する場合
のようにバーズビークが生じ半導体素子の特性が劣化す
る虞れはない。
酸化層５、５。…をマスクとする第１の半導体基板１の
エッチングにより半導体層の完璧な素子分離を行うこと
ができ、LOCOS（選択酸化）法により素子分離する場合
のようにバーズビークが生じ半導体素子の特性が劣化す
る虞れはない。
また、半導体層７、７、…の下地となる絶縁層は第２
の半導体基板９の表面に形成された絶縁層８により構成
され、特公昭54−16716号公報に記載された技術のよう
に半導体素子越しに酸素あるいは窒素をドープすること
により形成することは必要でない。従って、絶縁層形成
のための大量の酸素あるいは窒素のイオン打込みにより
半導体層７、７、…の結晶性が低下せしめらるという問
題点は生じる虞れはない。尤も、シリコン酸化層５、
５、…の形成のためのイオン打込みの際には半導体層
７、７、…を酸素Ｏが通過したが、その酸素Ｏのドーズ
量は上述のとおり少量なので、このイオン打込みによる
結晶性の低下はほとんどない。従って、各半導体層７、
７、…に高性能の半導体素子を形成することができるの
である。
の半導体基板９の表面に形成された絶縁層８により構成
され、特公昭54−16716号公報に記載された技術のよう
に半導体素子越しに酸素あるいは窒素をドープすること
により形成することは必要でない。従って、絶縁層形成
のための大量の酸素あるいは窒素のイオン打込みにより
半導体層７、７、…の結晶性が低下せしめらるという問
題点は生じる虞れはない。尤も、シリコン酸化層５、
５、…の形成のためのイオン打込みの際には半導体層
７、７、…を酸素Ｏが通過したが、その酸素Ｏのドーズ
量は上述のとおり少量なので、このイオン打込みによる
結晶性の低下はほとんどない。従って、各半導体層７、
７、…に高性能の半導体素子を形成することができるの
である。
尚、第１の半導体基板の表面よりも深いところに打込
むイオンは必ずしも酸素イオンに限らない。例えば窒素
Ｎイオンをイオン打込みするようにしても良い。この場
合には基板と反応してシリコン窒化物SiN層が化合物層
として形成されることになる。
むイオンは必ずしも酸素イオンに限らない。例えば窒素
Ｎイオンをイオン打込みするようにしても良い。この場
合には基板と反応してシリコン窒化物SiN層が化合物層
として形成されることになる。
（H.発明の効果） 以上に述べたように、本発明半導体装置の製造方法
は、第１の半導体基板の表面側から基板と反応して化合
物をつくるイオンを選択的にイオン打込みして上記表面
よりも深い位置に化合物層を形成する工程と、第１の半
導体基板の表面に、表面に絶縁層を有する第２の半導体
基板を絶縁層表面にて貼り合せる工程と、第１の半導体
基板を表面側から上記化合物層が露出するまで除去する
工程と、該化合物層をマスクとして第１の半導体基板の
残部を第２の半導体基板表面の上記化合物層が露出する
までエッチングする工程を有することを特徴とするもの
である。
は、第１の半導体基板の表面側から基板と反応して化合
物をつくるイオンを選択的にイオン打込みして上記表面
よりも深い位置に化合物層を形成する工程と、第１の半
導体基板の表面に、表面に絶縁層を有する第２の半導体
基板を絶縁層表面にて貼り合せる工程と、第１の半導体
基板を表面側から上記化合物層が露出するまで除去する
工程と、該化合物層をマスクとして第１の半導体基板の
残部を第２の半導体基板表面の上記化合物層が露出する
までエッチングする工程を有することを特徴とするもの
である。
従って、本発明半導体装置の製造方法によれば、第１
の半導体基板の表面より適宜深いところに選択的をイオ
ン打込みして形成した化合物層をマスクとして該化合物
層よりも表面側の部分をエッチングすることにより完璧
な素子分離が可能である。そして、半導体層の下地とな
る絶縁層は第２の半導体基板の表面に形成されており、
酸素等のイオン打込みにより形成する必要が全くない。
従って、大量の酸素あるいは窒素が半導体層を通りその
酸素あるいは窒素により半導体層の結晶性が低下せしめ
られる虞れがない。
の半導体基板の表面より適宜深いところに選択的をイオ
ン打込みして形成した化合物層をマスクとして該化合物
層よりも表面側の部分をエッチングすることにより完璧
な素子分離が可能である。そして、半導体層の下地とな
る絶縁層は第２の半導体基板の表面に形成されており、
酸素等のイオン打込みにより形成する必要が全くない。
従って、大量の酸素あるいは窒素が半導体層を通りその
酸素あるいは窒素により半導体層の結晶性が低下せしめ
られる虞れがない。
第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図、第２図（Ａ）、
（Ｂ）は素子分離法の一つの従来例を示すもので、同図
（Ａ）は平面図、同図（Ｂ）は同図（Ａ）のＢ−Ｂ線視
断面図である。 符号の説明 １……第１の半導体基板、 ２……第１の半導体基板の表面、 ３……マスク、４……イオン（酸素）、 ５……化合物層、 ６……第１の半導体基板の裏面、 ７……半導体層、８……絶縁層、 ９……第２の半導体基板。
の一つの実施例を工程順に示す断面図、第２図（Ａ）、
（Ｂ）は素子分離法の一つの従来例を示すもので、同図
（Ａ）は平面図、同図（Ｂ）は同図（Ａ）のＢ−Ｂ線視
断面図である。 符号の説明 １……第１の半導体基板、 ２……第１の半導体基板の表面、 ３……マスク、４……イオン（酸素）、 ５……化合物層、 ６……第１の半導体基板の裏面、 ７……半導体層、８……絶縁層、 ９……第２の半導体基板。
Claims (1)
- 【請求項１】第１の半導体基板の表面側から基板と反応
して化合物をつくるイオンを選択的にイオン打込みして
上記表面よりも深い位置に化合物層を形成する工程と、 第１の半導体基板の表面に、表面に絶縁層を有する第２
の半導体基板を該絶縁層の表面にて貼り合せる工程と、 上記第１の半導体基板を裏面側から上記化合物層が露出
するまで除去する工程と、 上記化合物層をマスクとして第１の半導体基板の残部を
第２の半導体基板表面の上記絶縁層が露出するまでエッ
チングする工程と、 を有することを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15643688A JP2600298B2 (ja) | 1988-06-23 | 1988-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15643688A JP2600298B2 (ja) | 1988-06-23 | 1988-06-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025471A JPH025471A (ja) | 1990-01-10 |
| JP2600298B2 true JP2600298B2 (ja) | 1997-04-16 |
Family
ID=15627712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15643688A Expired - Fee Related JP2600298B2 (ja) | 1988-06-23 | 1988-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600298B2 (ja) |
-
1988
- 1988-06-23 JP JP15643688A patent/JP2600298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025471A (ja) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7910462B2 (en) | Growing [110] silicon on [001] oriented substrate with rare-earth oxide buffer film | |
| US4558508A (en) | Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step | |
| US9355887B2 (en) | Dual trench isolation for CMOS with hybrid orientations | |
| US5137837A (en) | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| US20060024931A1 (en) | Dual SIMOX hybrid orientation technology (HOT) substrates | |
| JPS6114745A (ja) | 半導体構造体の製造方法 | |
| KR20050015995A (ko) | 웨이퍼 본딩 공정과 ｓｉｍｏｘ 공정을 이용하여 다른결정 방향을 갖는 자기 정렬된 ｓｏｉ | |
| JPH0355984B2 (ja) | ||
| JP2000315736A (ja) | 半導体装置およびその製造方法 | |
| JP2799254B2 (ja) | 半導体装置の製造方法 | |
| US5872044A (en) | Late process method for trench isolation | |
| JPH077144A (ja) | Ｓｏｉトランジスタおよびそれを形成する方法 | |
| WO2006018974A1 (ja) | 半導体装置およびその製造方法 | |
| US5422301A (en) | Method of manufacturing semiconductor device with MOSFET | |
| JPH10321716A (ja) | 半導体装置及びその製造方法 | |
| JPH05865B2 (ja) | ||
| GB2309585A (en) | A method of fabricating a SOI substrate | |
| JP4054557B2 (ja) | 半導体素子の製造方法 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| JP2600298B2 (ja) | 半導体装置の製造方法 | |
| US20050148138A1 (en) | Method of manufacturing semiconductor device | |
| JP2001007323A (ja) | 半導体装置の製造方法 | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| KR0171981B1 (ko) | 반도체 소자의 아이솔레이션 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |