JPS59186343A - 半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、例えば共通の半導体基体に複数の
半導体素子が形成され互いに電気的に分離すべき素子間
を絶縁層によって電気的に分離するようにした半導体集
積回路装置を得る場合に適用して好適な半導体装置の製
法に係わる。

背景技術とその問題点 例えば半導体集積回路において、その共通の半導体基体
に形成した複数の回路素子間を電気的に分離するに、こ
の素子間において選択的に半導体基体を熱酸化して厚い
酸化物絶縁層を形成してその電気的分離を行う方法があ
る。このような半導体基体に対して選択的熱酸化を行っ
て酸化物絶縁層を形成する場合、半導体基体表面に酸化
のマスクとなり得るシリコン窒化物Ｓ＋３Ｎ４膜を形成
し、これに穿設した開口を通じて半導体基体ｐこ対する
選択的熱酸化を行うことが一般的になされる。この場合
、半導体基体としてのシリコン半導体基体上Ｋ［接的に
Ｓｉ３Ｎ４マスク層を形成することは８１３Ｎ４膜中の
真性応力が極めて大きいために、このＳｉ　−８ｉ　３
Ｎ４界面に歪みが生じ、これが爾後の熱処理において欠
陥発生の原因となるなど不安定性を招来する。そこで通
常このよりなＳｉ３Ｎ４膜を用いる場合、第１図に示す
ように半導体基体例えばシリコン基体（１）の表面に数
１００Ｘ程度の薄い５１０２膜によるパッド層（２）を
形成し、これの上に酸化マスクの８ｉ３Ｎ４よりなるマ
スク層（３）を被着し、これにフォトエツチング等によ
って選択的に、酸化物を形成すべき部分に開口（４）を
形成し、熱処理を施して第２図に示すように開口（４）
を通じて半導体基体（１）に選択的’ＩＣＨ化物層（５
）を形成するようにしている。

ところがこのように酸化のマスク効果が７ｊいパッド層
（２）としての５ｉ０２層が酸化マスクＳｉ３Ｎ４層（
３）下の基体（１）との間に介在されるようにする場合
、この洒０２層（２）による実質的間隙によって、得ら
れた酸化物層（５）の周辺には、マスク層（３）の開口
（４）の縁部下に入り込んで延在する嘴状部いわゆるバ
ーズビーク部（６）が形成され、これがため酸化物絶縁
層（５）を充分幅狭に形成し得す、集積度の向上がはか
り難い。

このような絶縁層による分離方法において、上述したバ
ーズビークの発生を回避する方法とじて次に説明するよ
うな方法が提案された。この例では第３図に示すように
比較的低濃度のＰ型のシリコン半導体基体（１）に、回
路素子例えば絶縁ゲート型電界効果トランジスタ（ＭＯ
Ｓ）ランジスタ）を形成すべき領域を、他と電気的に分
離する場合で、以下この場合について説明する。この場
合においても基体（１）の−主面上に数１００Ｘの５ｉ
０２パッド層（２）を形成し、これの上に酸化マスクと
なる８ｉ３Ｎ４のマスク層（３）を夫々周知の技術によ
って被着する。

その後第４図に示すように、最終的に回路素子が形成さ
れ他と分離すべき領域上を残してマスク層（３）とこれ
の下のパッド層（２）と更に基体（１１の表面をＲＩＢ
法（リアクティブイオンエツチング法すなわち物理的及
び化学的エツチング法）或いは基体（１）に対しては結
晶学的異方性エツチングによってエツチングを施して最
終的に他と絶縁分離すべき素子が形成されるべき領域に
メサ（ＩＡ）を形成するようにこれの周囲にメサ溝（４
）を形成する。次に第５図に示すように特にメサ部（１
人）の周囲を覆うように、すなわち等方的にその被着を
行うことのできる周知の技術、例えば化学的気相成長法
（ＣＶＤ法）によって基体（１）上に全面的に８ｉ３Ｎ
４酸化マスク層（３）を形成する。

そして、第６図に示すようにメサ部（ＩＡ）の局面を除
いてメサ溝（４）の底面のマスク層（３）のみを選択的
に除去する。この選択的除去は例えばＲＩＥ法による方
向性エツチングすなわち異方性エツチングによって行っ
て平坦面上のマスク層（３）のみを除去してメサ溝（４
）の底面にのみ基体（１）を露出する開口（３ａ）を形
成する。そして必要に応じてこの開口（３ａ）を通じて
メサ溝（４）の底面にチャンネルストッパー領域（５）
をイオン注入によって形成し、その後戻にこの開口（３
ａ）を通じて露呈する基体（１）のメサ溝（４）の底面
を熱酸化してＳ　Ｉｏ　２酸化物絶縁層（６）を形成す
る。

その後第８図に示すように、酸化マスク層（３）及び（
３）と更に必要に応じてこれの下のパッド層（２）を夫
々エツチング除去し、メサ溝（４）内をコーティングガ
ラス等の絶縁層（７）によって埋め込む。そして、メサ
部（ＩＡ）上に、図示しないがＭＯＳ　）ランジスタ等
の回路素子を形成する。このようにすれば、メサ部（Ｉ
Ａ）、すなわち回路素子が絶縁層（６）及び（７）Ｋよ
って電気的に他と分離される。

このような方法によれば、回路素子が形成されるメサ部
（ＩＡ）上においては、パッド層（２）を介在させて、
Ｓｉ３Ｎ４酸化マスク層（３）を形成するも、選択酸化
を行う開口（３ａ）の縁部においてはパッド層（２）が
弁存されないようにしたのでバーズビークの発生を小さ
くすることができる。しかしながら、この場合において
も酸化物層（６）の縁部が、メサ部（ＩＡ）のすなわち
、これに形成する回路素子に接近しているために、この
歪に基く結晶欠陥が素子の特性に影響する。また、この
方法においても、少ないとはいえ、バーズビークの発生
があり、従ってこの酸化物絶縁層（６）による絶縁分離
層の幅は２μｍｌＪ下にとどめることは、困難で、集積
回路における集積密度を充分向上できないという欠点が
依然として存在する。また、この絶縁分離の酸化物層の
深さは、選択酸化による酸化物層の厚さによって決まる
ために１μｍ以上の深い分離がしにくいという欠点があ
る。また、上述したようにチャンネルストッパー領域（
５）からのメサ部内に入り込む再分布が生じるために、
例えばメザ部（ＩＡ）に形成するＭＯＳ　）ランジスタ
にいわゆるナローチャンネル効果が強調されるという欠
点がある。

共通の半導体み２体に設けられた半導体素子間の絶縁分
離を確実に行うことができるようにした半導体装置の製
法を提供せんとするものである。

発明の植装 本発明製法によって得る半導体装置の概略的構成は、回
路素子間の分離を絶縁層によって行うものであるが、特
′に第９図にその路線的断面図を示すよ５Ｋ、本発明に
おいては、各素子と隣接する部分の絶縁層（１２＋の深
さを他の部分すなわちいわゆるフィールド部における絶
縁層０３）に比して充分大に形成して素子の形成部にお
ける前述した結晶欠陥や不純物再分布の影響を回避する
ものである。

すなわち、本発明製法においてはまず半導体基体の一生
面上に酸化物層と更にこれの上に窒化物層とを選択的に
形成し、これら酸化物層及び窒化物層をマスクとして半
導体基体表面をエツチングして第１の凹部を形成し、こ
の凹部内を含んで半導体基体の主面上にこの第１の凹部
内においては、面接的に半導体基体に接するように窒化
物層を形成し、その後方向性をもつエツチングによって
上述の第１の四部の底部における窒化物層に開口を形成
し、そして窒化物層をマスクとして半導体基体に対する
酸化処理を施してその表面に酸化物層を形成し、この酸
化物層をマスクにして半導体基体表面に異方性エツチン
グによって第２の四部を形成し、この第２の凹部内に絶
縁物を形成しこの絶縁物によって囲まれた領域に夫々互
いに分離すべき素子を形成する。

実施例 第１０図ないし第１７図を参照して本発明製法の一例を
詳細に説明する。

第１０図に示すように半導体基体αＤ例えばＰ型の高比
抵抗で１００結晶面に沿って切り出した単結晶シリコン
基体（１１１を用意し、その−主面（Ｌｌａ）上にパッ
ド層としての酸化物５ｉ０２層（２１１を例えば自然酸
化、或いは熱酸化等眞よって数１００Ｘ以下の薄い厚さ
に形成し、これの上に窒化物Ｓｉ３Ｎ４層のを例えばモ
ノシラン８　ｉ　Ｈ４とアンモニアＮＨ３によるＣＶＤ
法等によって全面的に形成する。

第１１図に示すようにこの窒化物層（２力と酸化物層（
２１）に対して夫々選択的エツチングによって開口（２
３Ｉを形成する。この開口（２３）は、第９図で説明し
た内絶縁層０２）及び（１３）の形成部、すなわち、互
いに分離すべき素子間と、その周辺部分に対応する位置
に穿設する。

次に第１２図に示すように、開ｐ　（２３１を通じて半
導体基体（１１）の主面（ｌｌａ）側から例えばアルカ
リエツチング液ＫＯＨＫよる半導体基体（１１）Ｋ対す
る異方性エツチング、いわゆる結晶学的エツチングを行
ってその側面が底面側に向かって突出するような傾斜面
（２４ａ）を有する第１の凹部（２ａを形成する。

この場合、四部（２＝ｌ＋は、前述したフィールド部を
含む比較的幅広の開口のにおいては、平坦な底面（２４
ｂ）を有する逆台形状の溝が形成されるも比較的幅狭の
分離領域のみを形成すべき部分においては、断面Ｖ字状
の溝として形成される。尚、図示の例では、異方性エツ
チングによって前述したように傾斜面（２４ａ）を有す
る第１の凹部（２４）を形成するようにした場合である
が、半導体基体ａ１）として任意の結晶面に切り出した
ものを用いてＲＩＥ法等によって側面がほぼ垂直をなす
形状の第１の凹部（２）を形成するようになすこともで
きる。

次に、第１３図に示すように、凹部（２４）内を含んで
基体（１１）の主面（ｈａ）側に全面的に再び窒化物例
えばＳ　ｉ３Ｎ４窒化物層（２２＋を等方性の被着法、
すなわち前述したようなＣＶＤ法によって被着形成する
。

この場合、凹部■以外の面（１１，８）上、すなわちメ
サ部上においては、先に形成された窒化物層上に再び窒
化物層が積層形成されるのでその厚さは大で、凹部（２
４）内においてはこれが一層であるために厚さは小さく
また、この窒化物層（２２ｊは基体ａ１ＪＫ百接的に被
着される。

第１４図に示すように、凹部（２４の内の特如比較的幅
広で底部に平坦底面（２４ｂ）を有する部分において窒
化物層のに開口（２５）を形成する。この場合の開口＋
２５＋の形成は、方向性をもつエツチングによって形成
する。すなわち、そのエツチングレートが角度依存性を
もつ手法のスパッタ或いはイオンミリング等によってそ
の照射粒子の入射角度を適当ＶＣ選定することによって
特に層（２３１において水平面を有し、且つその厚さが
小さい四部例の底面（２４Ｌ＋）上において開口（２５
）を形成する。この場合、開口（２５）はこのような方
向性エツチングを適用したことによってその側面（２４
ａ）から所定の距離にいわゆるセルファラインによって
穿設される。従ってこの場合幅狭のＶ字状をなす凹部（
２４Ｊに関しては、開口（２５）が穿設されないように
できるものである。

第１５図に示すように、窒化物層のをマスクとして開口
（２！ｌｉ）を通じて半導体基体αＤの表面を熱酸化し
て所要の厚さを有する酸化物層（２６）、この例では５
ｉ０２層を形成する。尚、第１４図において必要に応じ
て開口（２５）を通じてすなわちフィールド部に相当す
る部分にＰ型の不純物をイオン注入して最終的にチャン
ネルストッパー領域となる不純物ドーピング領域（２力
を形成しおくことができる。その後酸化物層（２６）の
形成後において窒化物層（２２１をエツチング除去する
。

第１６図に示すように酸化物層（２１１及び０６）をエ
ツチングマスクとして基体（１１）をその表面側からエ
ツチングして深い第２の四部例を形成する。この凹部内
の形成は、ＲＩＥ法等による異方性エツチングすなわち
垂直方向に深いエツチングを行うエツチング法によって
酸化物層（２６）の深さより充分深い深さをもって形成
する。

第１７図に示すように、第２の凹部（２８１内を埋め込
むように、例えばＳ　ｉ　０２をＣＶＤ法等によって基
体０１）の面（ｌｌａ）側において全面的に被着してそ
の表面を任意の手段によって全面的にエツチングしてそ
の表面を平坦な表面とする。このようにして深い凹部＠
内において埋込んだ深い絶縁物要因によって素子間の分
離用絶縁層を構成する。そしてこのようにして絶縁物層
（イ）によって分離された領域（至））に図示しないが
、互いに分離すべき任意の素子、例えばＭＯＳ　）ラン
ジスタを形成すれば、目的とする半導体装置が得られる
。このようにして得た半導体装置は、その絶縁物層０９
）が、第９図で説明した深い絶縁層０２１′に相当し、
絶縁層（２６）が絶縁層０３）に相当することになる。

発明の効果 本発明製法によれば酸化のマスク層となる窒化物の開口
（ハ）においてはこれがパッド層となる酸化物層（２１
）を介することな（直接半導体基体表面に被着した状態
でその酸化がなされるのでバーズビークの発生を小さく
することができて、このピークの存在による素子形成面
積の縮小化を回避できるものであり、また素子に隣接す
る絶縁層−（１２は、これが、素子が形成される半導体
基体ＯＤＯ主面（ｉｉａ）より充分遠い深い位置に形成
されるので結晶欠陥や不純物再分布の影響を小さくする
ことができる。また、この分離用絶縁物（２９）　（１
２１の形成位置、すなわち第２の四部吸）の形成は、フ
ィールド領域における絶縁層の開口（２５）と所定の位
置関係にすなわちセルファライン形成できること、また
この深い四部は内に絶縁物層−を形成することによって
これを深く形成でき、酸化物絶縁層（イ）による歪に基
く結晶欠陥の素子に対する影響を効果的に阻止でき、ま
た、絶縁物層（２９）の深さが大とされたことによって
チャンネルストッパー領域Ｃ力を素子から充分遠去ける
ことができてこの領域（２７）からの不純物の再分布に
よる素子への影響を効果的に回避できる。したがってこ
れに伴って互いに分離すべき素子間の間隔を充分小に形
成することができ、これによって集積度の向上を図るこ
とができる。

【図面の簡単な説明】

第１図及び第２図は本発明製法の説明に供する選択的酸
化物の形成方法の各工程の路線的拡大断面図、第３図な
いし第８図は従来の製法の一例の各工程の路線的拡大断
面図、第９図は本発明によって得る半導体装置の要部の
拡大断面図、第１０図ないし第１７図は本発明による半
導体装置の製法の一例の各工程における路線的拡大断面
図である。 ０］）は半導体基体、（２Ｉ）は酸化物層、（２２）は
窒化物層、（２４）は第１の四部、（２６）は酸化物層
、（２８）は第２の四部、（２９）は絶縁物層である。 同　　　　　　松　　隈　　秀　　盛　ご→ｊｌ。 ＋、’、：ｊ、１．’　１．’！ａ” 斉９図

Claims (1)

【特許請求の範囲】
1. 半導体基体の一生面上に酸化物層及びその上の窒化物層
   を選択的に形成する工程と、上記酸化物層及び窒化物層
   をマスクとして上記基体表面をエツチングして第１の凹
   部を形成する工程と、上記主面上に上記第１の凹部内を
   含んで窒化物を形成する工程と、方向性をもつエツチン
   グにより上記第１の四部の底部の窒化物層に開口を形成
   する工程と、上記窒化物層をマスクとして酸化し上記基
   体表面に酸化物層を形成する工程と、上記酸化物層をマ
   スクとして上記基体表面を異方性エツチングし第２の凹
   部を形成する工程と、該第２の凹部内に絶縁物を形成す
   る工程と、該絶縁物に囲まれた領域に素子を形成する工
   程とを有する半導体装置の製法。