JPH025460A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH025460A JPH025460A JP63156509A JP15650988A JPH025460A JP H025460 A JPH025460 A JP H025460A JP 63156509 A JP63156509 A JP 63156509A JP 15650988 A JP15650988 A JP 15650988A JP H025460 A JPH025460 A JP H025460A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test mode
- input
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にテストモード設定
部を有する集積回路に関する。
部を有する集積回路に関する。
近年、集積回路の集積度が増し、さらに高機能化になっ
ているため、テストの多機能化に伴い、テストモードの
設定数も多くなって来ている。
ているため、テストの多機能化に伴い、テストモードの
設定数も多くなって来ている。
第３図は従来の集積回路の一例のブロック図、第４図は
第３図の回路動作を説明するための各部の信号タイミン
グ図である。
第３図の回路動作を説明するための各部の信号タイミン
グ図である。
第３図に示すように、集積回路のテストモード設定部１
０．は、入力端子Ｔ＋に”Ｌ” 、ＴＤ。
０．は、入力端子Ｔ＋に”Ｌ” 、ＴＤ。
Ｖ １Ｈの三つの電圧レベルを有する入力信号Ｓ＋を受
け、ｖｎ及びＶ、に対応する二値信号Ｓ４と”Ｌ”及び
Ｖ［）に対応する二値信号Ｓ５とを出力端を介して内部
回路３に供給する三値入力回路１を有している。
け、ｖｎ及びＶ、に対応する二値信号Ｓ４と”Ｌ”及び
Ｖ［）に対応する二値信号Ｓ５とを出力端を介して内部
回路３に供給する三値入力回路１を有している。
第４図に示すように、入力信号Ｓｌが時点ｔＢで高電圧
レベルＶＨまで上がるときに、二値信号Ｓ、は途中のＶ
ｌのレベルでＨ”レベルに変化する。
レベルＶＨまで上がるときに、二値信号Ｓ、は途中のＶ
ｌのレベルでＨ”レベルに変化する。
そして入力信号Ｓｌが■□に達したときに二値信号Ｓ４
も°′Ｈ′ルベルに変化して、二つの二値信号Ｓ４及び
Ｓ５がそれぞれＨ“レベルであるテストモード１を設定
している。
も°′Ｈ′ルベルに変化して、二つの二値信号Ｓ４及び
Ｓ５がそれぞれＨ“レベルであるテストモード１を設定
している。
さらに、入力信号Ｓｌが時点ｔｃ′Ｃ′Ｖ）ＩからＶＤ
のレベルに下がり、二値信号Ｓ４は、“Ｌ”レベルを出
力し、かつ二値信号Ｓ５は、“°Ｈパレベルを保持し、
この組合せにより、この期間はテストモード２を設定す
る。
のレベルに下がり、二値信号Ｓ４は、“Ｌ”レベルを出
力し、かつ二値信号Ｓ５は、“°Ｈパレベルを保持し、
この組合せにより、この期間はテストモード２を設定す
る。
また、入力信号ＳＬが時点ｔｏ″”Ｃ’ Ｖ ｏからＬ
”レベルに下がると、二値信号Ｓ５は、“Ｌ”レベルを
出力し、かつ二値信号Ｓ４は、“Ｌ”レベルを保持し、
二つの二値信号Ｓ４．Ｓ５が共に”Ｌ”レベルで実使用
モードに設定する。
”レベルに下がると、二値信号Ｓ５は、“Ｌ”レベルを
出力し、かつ二値信号Ｓ４は、“Ｌ”レベルを保持し、
二つの二値信号Ｓ４．Ｓ５が共に”Ｌ”レベルで実使用
モードに設定する。
上述した従来の集積回路は、三つの電圧レベルを有する
一つの入力信号によりテストモード１゜テストモード２
及び実使用モードの三通りの設定をすることになってい
るので、多機能化の集積回路をテストするときに、−度
に限られた部分のテストしか出来ず全テストに時間が掛
るという欠点があった。
一つの入力信号によりテストモード１゜テストモード２
及び実使用モードの三通りの設定をすることになってい
るので、多機能化の集積回路をテストするときに、−度
に限られた部分のテストしか出来ず全テストに時間が掛
るという欠点があった。
本発明の目的は、一つの入力信号によって多くの機能を
テスト可能なテストモード設定回路を有する集積回路を
提供することにある。
テスト可能なテストモード設定回路を有する集積回路を
提供することにある。
本発明の集積回路は、入力端子に受けた入力信号の三つ
の電圧のレベルの内の二つの電圧にそれぞれ対応する第
１及び第２の二値信号を出力する三値入力回路と、前記
第１及び第２の二値信号をそれぞれ入力して計数し出力
端にそれらの組合せによりテストモード連続信号を供給
するカウンタ回路とを有するテストモード設定部を含ん
で構成されている。
の電圧のレベルの内の二つの電圧にそれぞれ対応する第
１及び第２の二値信号を出力する三値入力回路と、前記
第１及び第２の二値信号をそれぞれ入力して計数し出力
端にそれらの組合せによりテストモード連続信号を供給
するカウンタ回路とを有するテストモード設定部を含ん
で構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図、第２図は第１
図の回路の動作を説明するための各部信号のタイミング
図である。
図の回路の動作を説明するための各部信号のタイミング
図である。
集積回路のテストモード設定回路１０は、三値入力回路
１と内部回路３の間に、三値入力回路１が出力する二つ
の二値信号Ｓ！及びＳ２を入力して、その立上り時に計
数し、各計数時にテストモードが切換わるテストモード
連続信号Ｓ３を内部回路３に供給するカウンタ回路２を
挿入した点が異る以外は第３図のテストモード設定回路
１０゜と同一である。
１と内部回路３の間に、三値入力回路１が出力する二つ
の二値信号Ｓ！及びＳ２を入力して、その立上り時に計
数し、各計数時にテストモードが切換わるテストモード
連続信号Ｓ３を内部回路３に供給するカウンタ回路２を
挿入した点が異る以外は第３図のテストモード設定回路
１０゜と同一である。
第２図に示すように、入力端子Ｔ＋に供給される入力信
号Ｓ＋が“Ｌ” 、ＶＤから■Ｈに変化する時点ｔｂで
二つの二値信号Ｓ２及びＳｌは順にＬ”レベルから“Ｈ
ＴＴレベルに変化する。
号Ｓ＋が“Ｌ” 、ＶＤから■Ｈに変化する時点ｔｂで
二つの二値信号Ｓ２及びＳｌは順にＬ”レベルから“Ｈ
ＴＴレベルに変化する。
同時に、カウンタ回路２は、二値信号Ｓ２の“Ｈ”レベ
ルを入力すると立上り点の計数を開始し、二・値信号Ｓ
１の“ＨＩＴレベルを計数してテストモード連続信号Ｓ
３の“°第１回目７に対応することを出力し、内部回路
３にテストモード“１”が設定されたことを緘える。
ルを入力すると立上り点の計数を開始し、二・値信号Ｓ
１の“ＨＩＴレベルを計数してテストモード連続信号Ｓ
３の“°第１回目７に対応することを出力し、内部回路
３にテストモード“１”が設定されたことを緘える。
次に、時点ｔｃで入力信号ＳｌがＶ□からＶＤレベルに
変化すると二値信号Ｓ１は、“ＨＩＩし、ベルからＬ”
レベルへと変化し、二値信号、Ｓ２は、ＶＤレベルなの
で“Ｈ″ルベル保持して、同時にカウンタ回路２の出力
も計数値がテストモード“１”であることを保持する。
変化すると二値信号Ｓ１は、“ＨＩＩし、ベルからＬ”
レベルへと変化し、二値信号、Ｓ２は、ＶＤレベルなの
で“Ｈ″ルベル保持して、同時にカウンタ回路２の出力
も計数値がテストモード“１”であることを保持する。
その後、時点ｔｄで入力信号Ｓ、が、ＶＤらＶＨレベル
に変化すると、二値信号Ｓｌは、′。
に変化すると、二値信号Ｓｌは、′。
Ｌ”レベルから“ＨＩＩレベルに変化し、二値信号Ｓ２
は、ＶＤレベル以上なので“Ｈ″レベル保持する。
は、ＶＤレベル以上なので“Ｈ″レベル保持する。
このとき、二つの二値信号Ｓ１及びＳ２がそれぞれ“Ｈ
”レベルなのでカウンタ回路２は、計数動作を始め計数
値が゛°２回目”であることを出力して、内部回路３ヘ
テス、トモード°“２″が設定されたことを伝え、時点
ｔ。および時点ｔ、では、計数されず内部回路３ヘテス
トモード°“２″を保持状態とする。
”レベルなのでカウンタ回路２は、計数動作を始め計数
値が゛°２回目”であることを出力して、内部回路３ヘ
テス、トモード°“２″が設定されたことを伝え、時点
ｔ。および時点ｔ、では、計数されず内部回路３ヘテス
トモード°“２″を保持状態とする。
最後に時点ｔ、ときに、入力信号Ｓ、がＶ。
から゛°Ｌ′°レベルに変化すると、二値信号Ｓ１は“
Ｌ°°レベルとなり、同様に二値信号Ｓ２は“Ｈ”レベ
ルから“Ｌ”レベルとなって、二つの信号共ｔｉ Ｌ”
レベルとなり、二値信号Ｓ２の“Ｌ”レベルをカウンタ
回路２が入力すると、カウンタ値が“２Ｘ−１”がクリ
アされ出力が“０回目′°であることを内部回路３へ伝
え、“実使用モード“′に戻って設定される。
Ｌ°°レベルとなり、同様に二値信号Ｓ２は“Ｈ”レベ
ルから“Ｌ”レベルとなって、二つの信号共ｔｉ Ｌ”
レベルとなり、二値信号Ｓ２の“Ｌ”レベルをカウンタ
回路２が入力すると、カウンタ値が“２Ｘ−１”がクリ
アされ出力が“０回目′°であることを内部回路３へ伝
え、“実使用モード“′に戻って設定される。
以上のように、入力信号Ｓ、を三値入力回路１に入力し
、この三値入力回路出力を計数するＸビットのカウンタ
回路２の出力のテストモード連続信号Ｓ３により内部回
路３へのテストモードを設定することによって、実使用
モード以外のテストモードをナスｌ−モード“１″から
テストモード” ２ ｘ−１”まで増やすことが出来る
。
、この三値入力回路出力を計数するＸビットのカウンタ
回路２の出力のテストモード連続信号Ｓ３により内部回
路３へのテストモードを設定することによって、実使用
モード以外のテストモードをナスｌ−モード“１″から
テストモード” ２ ｘ−１”まで増やすことが出来る
。
なお、テストモード設定回路は複数個並列に設けてもよ
い。
い。
以上説明したように本発明は、入力信号の三つの人力レ
ベルによって制御される三値入力回路とこの三値入力回
路の二つの出力信号をカウントするＸビットのカウンタ
を用いることにより、実使用モード以外のテストモード
を（２×−１）個まで容易に増やすことが可能となり、
高機能化の集積回路における多種多様なテストがテスト
モードの増加により容易に出来る効果がある。
ベルによって制御される三値入力回路とこの三値入力回
路の二つの出力信号をカウントするＸビットのカウンタ
を用いることにより、実使用モード以外のテストモード
を（２×−１）個まで容易に増やすことが可能となり、
高機能化の集積回路における多種多様なテストがテスト
モードの増加により容易に出来る効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図の回路の動作を説明するための各部信号のタイミング
図、第３図は従来の集積回路の一例のブロック図、第４
図は第３図の回路の動作を説明するための各部の信号の
タイミング図である。 １・・・三値入力回路、２・・・カウンタ回路、３・・
・内部回路、１０・・・テストモード設定部、Ｓ、、Ｓ
２・・・第１及び第２の二値信号、Ｓ３・・・テストモ
ード連続信号、Ｓ、・・・入力信号。
図の回路の動作を説明するための各部信号のタイミング
図、第３図は従来の集積回路の一例のブロック図、第４
図は第３図の回路の動作を説明するための各部の信号の
タイミング図である。 １・・・三値入力回路、２・・・カウンタ回路、３・・
・内部回路、１０・・・テストモード設定部、Ｓ、、Ｓ
２・・・第１及び第２の二値信号、Ｓ３・・・テストモ
ード連続信号、Ｓ、・・・入力信号。
Claims (1)
- 入力端子に受けた入力信号の三つの電圧のレベルの内の
二つの電圧にそれぞれ対応する第１及び第２の二値信号
を出力する三値入力回路と、前記第１及び第２の二値信
号をそれぞれ入力して計数し出力端にそれらの組合せに
よりテストモード連続信号を供給するカウンタ回路とを
有するテストモード設定部を含むことを特徴とする集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156509A JPH025460A (ja) | 1988-06-23 | 1988-06-23 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156509A JPH025460A (ja) | 1988-06-23 | 1988-06-23 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025460A true JPH025460A (ja) | 1990-01-10 |
Family
ID=15629324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63156509A Pending JPH025460A (ja) | 1988-06-23 | 1988-06-23 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025460A (ja) |
-
1988
- 1988-06-23 JP JP63156509A patent/JPH025460A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH025460A (ja) | 集積回路 | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| JPH049680A (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| JPH0728031A (ja) | 液晶ディスプレイの駆動装置 | |
| JPH0192673A (ja) | カウンタ・テスト装置 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JPH01202025A (ja) | モード切替回路 | |
| JPH02190984A (ja) | マイクロコンピュータ装置 | |
| US6483887B2 (en) | Timer control circuit | |
| JP2533946B2 (ja) | 集積回路 | |
| KR970006020B1 (ko) | 바운더리 스캔 구조의 티디오(tdo) 출력 장치 | |
| US6642861B1 (en) | Arrangements having ternary-weighted parameter stepping | |
| JPH026773A (ja) | 集積回路 | |
| JP2897540B2 (ja) | 半導体集積回路 | |
| KR100239446B1 (ko) | 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로 | |
| JPS60167519A (ja) | 半導体遅延回路 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JPH03283912A (ja) | 可変遅延回路 | |
| JPH03181098A (ja) | フリップフロップ回路 | |
| JPH05256910A (ja) | 試験回路 | |
| JPH0219909A (ja) | 定電流回路 | |
| JPS588625B2 (ja) | デンシソウサソウチ | |
| JPH01240012A (ja) | プログラマブルディレーライン | |
| JPS635278A (ja) | 半導体集積回路の試験回路 | |
| JPH02196520A (ja) | クロック分周回路 |