JPH0252498A - Multilayer board with built-in capacitor - Google Patents
Multilayer board with built-in capacitorInfo
- Publication number
- JPH0252498A JPH0252498A JP63204191A JP20419188A JPH0252498A JP H0252498 A JPH0252498 A JP H0252498A JP 63204191 A JP63204191 A JP 63204191A JP 20419188 A JP20419188 A JP 20419188A JP H0252498 A JPH0252498 A JP H0252498A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- hole
- electrode
- built
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 46
- 239000000919 ceramic Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000009966 trimming Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 abstract description 12
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract 2
- 238000001354 calcination Methods 0.000 abstract 1
- 230000005611 electricity Effects 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 7
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 206010014405 Electrocution Diseases 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はコンデンサ内蔵多層基板に関し、特に積層さ
れた基板を誘電体とするコンデンサを内蔵する、コンデ
ンサ内蔵多層基板に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multilayer board with a built-in capacitor, and more particularly to a multilayer board with a built-in capacitor, which has a built-in capacitor using laminated substrates as dielectrics.
〔従来技術]
セラミックグリーンシートに内部電掘を印刷して積層圧
着して一体焼成する、コンデンサ内蔵多層基板がよく知
られている。[Prior Art] A multilayer board with a built-in capacitor is well known, in which internal electrocutions are printed on a ceramic green sheet, laminated and pressure-bonded, and integrally fired.
従来のコンデンサ内蔵多層基板は、トリミングが行えな
いので、内蔵されたコンデンサの静電容量(直のばらつ
きが±20%と大きかった。したがって、±3%の精度
が要求される高精度コンデンサは内蔵せず、外付部品と
して、コンデンサチップを付加していた。このように外
付コンデンサを付加しなければならないということが、
高密度化を阻害していた。Conventional multilayer boards with built-in capacitors cannot be trimmed, so the variation in capacitance (direction) of the built-in capacitors was as large as ±20%. Therefore, high-precision capacitors that require an accuracy of ±3% are not trimmed. Instead, a capacitor chip was added as an external component.The need to add an external capacitor in this way means that
This was hindering high density.
それゆえに、この発明の主たる目的は、より高精度なコ
ンデンサを内蔵することができる、コンデンサ内蔵多層
基板を提供することである。Therefore, the main object of the present invention is to provide a multilayer board with a built-in capacitor that can contain a higher precision capacitor.
〔課題を解決するための手段]
この発明は、簡単にいえば、多層セラミック基板、多層
セラミック基板の一部に形成された積層コンデンサ領域
、および多層セラミック基板の表面に形成されたレーザ
トリミング用の穴または凹みを備える、コンデンサ内蔵
多層基板である。[Means for Solving the Problems] Simply put, the present invention provides a multilayer ceramic substrate, a multilayer capacitor region formed in a part of the multilayer ceramic substrate, and a laser trimming region formed on the surface of the multilayer ceramic substrate. It is a multilayer board with a built-in capacitor that has holes or recesses.
〔作用]
レーザトリミング用の穴または凹みを通してレーザ光を
照射すると、コンデンサ領域においてコンデンサを形成
する内部電極の全部または一部が除去され、それによっ
て静電容量が変化する。[Operation] When laser light is irradiated through the hole or recess for laser trimming, all or part of the internal electrode forming the capacitor in the capacitor region is removed, thereby changing the capacitance.
この発明によれば、レーザトリミング用の穴または凹み
を備えているので、後からレーザ光によってトリミング
することができ、したがって、内蔵コンデンサの静電容
量値の精度が向上し、外付部品を付加する必要がなくな
る。したがって、この発明によれば、高密度化が可能に
なる。According to this invention, since it is provided with a hole or recess for laser trimming, it can be trimmed later with a laser beam, thus improving the accuracy of the capacitance value of the built-in capacitor and adding external parts. There is no need to do so. Therefore, according to the present invention, it becomes possible to increase the density.
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.
(実施例)
第1図はこの発明の一実施例の要部を示す斜視図である
。この実施例の多層セラミック基板10は、5層のセラ
ミック基板12〜20が積層されて形成される。そして
、セラミック基板12,16および20の下面には、第
2図に示すように、コンデンサ電極22が、セラミック
基板14および18の下面にはコンデンサ電極24が、
それぞれ形成される。これらのコンデンサ電極22およ
び24は、公知の積層セラミックコンデンサと同じよう
なコンデンサ領域を形成する。(Embodiment) FIG. 1 is a perspective view showing a main part of an embodiment of the present invention. The multilayer ceramic substrate 10 of this embodiment is formed by laminating five layers of ceramic substrates 12 to 20. As shown in FIG. 2, a capacitor electrode 22 is provided on the lower surfaces of the ceramic substrates 12, 16 and 20, and a capacitor electrode 24 is provided on the lower surfaces of the ceramic substrates 14 and 18.
Each is formed. These capacitor electrodes 22 and 24 form a capacitor region similar to known multilayer ceramic capacitors.
すなわち、コンデンサ電極22は、一体化されたセラミ
ック基板12〜20を貫通するスルーホール導体26に
接続され、コンデンサ電極24はスルーホール導体28
にそれぞれ接続される。そして、スルーホール導体26
は、セラミック基板12表面に形成されたパターン導体
30に接続され、スルーホール導体28はパターン導体
32に接続される。したがって、パターン導体30およ
び32の間には、それぞれのコンデンサ電極22と24
との間で形成される複数の静電容量が並列接続されるこ
とになる。静電容量は、コンデンサ電極22および24
の対向面積、コンデンサ電極22と24との距離、それ
にコンデンサ電(へ22および24で挟まれるセラミッ
ク基板自体の誘電率等によって決定される。That is, the capacitor electrode 22 is connected to a through-hole conductor 26 that penetrates the integrated ceramic substrates 12 to 20, and the capacitor electrode 24 is connected to a through-hole conductor 28.
are connected to each. And through-hole conductor 26
are connected to a pattern conductor 30 formed on the surface of the ceramic substrate 12, and the through-hole conductor 28 is connected to a pattern conductor 32. Therefore, between the patterned conductors 30 and 32, the respective capacitor electrodes 22 and 24
A plurality of capacitances formed between the two capacitors are connected in parallel. The capacitance is the capacitance of the capacitor electrodes 22 and 24.
It is determined by the opposing area of the capacitor electrodes 22 and 24, the distance between the capacitor electrodes 22 and 24, and the dielectric constant of the ceramic substrate itself sandwiched between the capacitor electrodes 22 and 24.
多層セラミック基板10の一番上に配置されるセラミッ
ク基板12には、コンデンサ電極22の直上に、レーザ
トリミング用の六34が形成される。したがって、この
穴34においては、コンデンサ電極22は露出した状態
にある。そこで、穴34を通してレーザ光を照射すると
、コンデンサ電極22の一部が削除され、コンデンサ電
極24との対向面積が減少する。このようにして、焼成
後に、穴34を通して、たとえばYAGレーザあるいは
CO2レーザ等のレーザ光を照射することによって、多
層セラミック基板10に内蔵された静電容量値が調整さ
れ得る。レーザ光を照射し易くするため、穴34の大き
さは、たとえば直径1醍または1ffi11角程度に設
定される。On the ceramic substrate 12 disposed on the top of the multilayer ceramic substrate 10, a laser trimming ring 34 is formed directly above the capacitor electrode 22. Therefore, in this hole 34, the capacitor electrode 22 is exposed. Therefore, when a laser beam is irradiated through the hole 34, a part of the capacitor electrode 22 is removed, and the area facing the capacitor electrode 24 is reduced. In this manner, the capacitance value built into the multilayer ceramic substrate 10 can be adjusted by irradiating laser light, such as a YAG laser or a CO2 laser, through the hole 34 after firing. In order to facilitate laser beam irradiation, the size of the hole 34 is set to, for example, about 1 diameter or 1 ffi11 square.
なお、このようにして、レーザトリミングが終了した後
には、穴34の部分には、耐湿性を悪くしないようにす
るために、たとえばガラスが充填される。Note that after the laser trimming is completed in this manner, the hole 34 is filled with, for example, glass in order to prevent deterioration of moisture resistance.
電極22をトリミングするとき、レーザ光は穴34を通
して照射されるが、このときレーザ光によってセラミッ
ク基板12および14が還元されてその絶縁抵抗が劣化
することが考えられる。そこで、この実施例では、少な
くともレーザ光の影♂が及ぶ部分のセラミック基板には
、非還元セラミックが用いられる。そのような非還元セ
ラミ。When trimming the electrode 22, a laser beam is irradiated through the hole 34, but at this time, the ceramic substrates 12 and 14 may be reduced by the laser beam and their insulation resistance may deteriorate. Therefore, in this embodiment, a non-reduced ceramic is used for the ceramic substrate at least in the portion that is affected by the laser beam. Such a non-reducing ceramic.
り材料としては、たとえば結晶化ガラス系のものであれ
ば、コージェライト系のZn0−MgO・Al2O,・
5in2が、ガラス複合系のものであればS t O2
・B20x系ガラス+八〇2o3が、非ガラス系のもの
であればAPzo3 ・CaO・S ioz MgO・
B203あるいはBaO−3iOz ・Affz O
:l −CaO−r3z o:l系のもの等がそれぞ
れ利用可能である。For example, if it is a crystallized glass-based material, cordierite-based Zn0-MgO・Al2O,・
If 5in2 is made of glass composite, S t O2
・If B20x glass + 802o3 is a non-glass type, it is APzo3 ・CaO・S ioz MgO・
B203 or BaO-3iOz ・Affz O
:l -CaO-r3zo o:l type and the like can be used.
このように、非還元セラミックを用いれば、コンデンサ
電極22および24として、Cuを用いることができる
。Ag、Ag/Pd等もコンデンサ電極22および24
として利用できるが、Cuが利用可能であれば、安価で
ある。In this way, if non-reduced ceramic is used, Cu can be used as the capacitor electrodes 22 and 24. Ag, Ag/Pd, etc. are also used as capacitor electrodes 22 and 24.
However, if Cu is available, it is inexpensive.
上述の実施例では、セラミック基板12に形成された穴
34は、コンデンサ電極22に達するものであったが、
第3図に示すように、コンデンサ電極22が露出しない
深さの穴34′であってもよい。コンデンサ電極22の
上に、薄く、セラミック基板12の材料が残っている場
合でも、レーザ光を照射することにより、残っているセ
ラミック基板12をも削除できるので、トリミング上特
に問題はない。この実施例によれば、最上層のコンデン
サ電極22が当初露出していないので、トリミングが不
要の場合には、前述のガラス充填などしないでそのまま
にしておいてもよい。In the above embodiment, the hole 34 formed in the ceramic substrate 12 reached the capacitor electrode 22;
As shown in FIG. 3, the hole 34' may be deep enough so that the capacitor electrode 22 is not exposed. Even if a thin layer of the material of the ceramic substrate 12 remains on the capacitor electrode 22, the remaining ceramic substrate 12 can be removed by irradiating the laser beam, so there is no particular problem in trimming. According to this embodiment, since the capacitor electrode 22 in the uppermost layer is not exposed at first, if trimming is not required, it may be left as is without being filled with glass as described above.
なお、上述の多層セラミック基板は、穴34(または3
4’)−を設けたセラミック基板12と、他のセラミッ
ク基板14〜20とを各々セラミックグリーンシートの
状態で準備し、各々のセラミックグリーンシートに必要
なコンデンサ電極や他の導体を印刷形成した後、積層し
て一体焼成することによって作ることができる。Note that the multilayer ceramic substrate described above has holes 34 (or 3
4') After preparing the ceramic substrate 12 provided with - and the other ceramic substrates 14 to 20 in the form of ceramic green sheets, and printing necessary capacitor electrodes and other conductors on each ceramic green sheet, It can be made by laminating layers and firing them together.
しかしながら、セラミック基板12と、他のセラミック
基板14〜20からなるブロックとを個別に焼成した後
、その後両者をはんだやガラス等で接合するようにして
もよい。However, after the ceramic substrate 12 and the block consisting of the other ceramic substrates 14 to 20 are individually fired, they may be joined together using solder, glass, or the like.
第1図はこの発明の一実施例を示す斜視図である。
第2図は第1図実施例の断面図解図である。
第3図は他の実施例を示す断面図解図である。
図において、12〜20はセラミック基板、22および
24はコンデンサ電極、26および28はスルーホール
導体、34および34′は穴を示す。
特許出願人 株式会社 村田製作所
代理人 弁理士 山 1) 義 人FIG. 1 is a perspective view showing an embodiment of the present invention. FIG. 2 is an illustrative cross-sectional view of the embodiment shown in FIG. FIG. 3 is an illustrative cross-sectional view showing another embodiment. In the figure, 12 to 20 are ceramic substrates, 22 and 24 are capacitor electrodes, 26 and 28 are through-hole conductors, and 34 and 34' are holes. Patent applicant Murata Manufacturing Co., Ltd. Representative Patent attorney Yama 1) Yoshito
Claims (1)
領域、および 前記多層セラミック基板の表面に形成されたレーザトリ
ミング用の穴または凹みを備える、コンデンサ内蔵多層
基板。[Claims] 1. A multilayer ceramic substrate, a multilayer substrate with a built-in capacitor, comprising a capacitor region formed in a part of the multilayer ceramic substrate, and a hole or recess for laser trimming formed on the surface of the multilayer ceramic substrate. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63204191A JPH0714111B2 (en) | 1988-08-17 | 1988-08-17 | Multilayer substrate with built-in capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63204191A JPH0714111B2 (en) | 1988-08-17 | 1988-08-17 | Multilayer substrate with built-in capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0252498A true JPH0252498A (en) | 1990-02-22 |
JPH0714111B2 JPH0714111B2 (en) | 1995-02-15 |
Family
ID=16486339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63204191A Expired - Fee Related JPH0714111B2 (en) | 1988-08-17 | 1988-08-17 | Multilayer substrate with built-in capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0714111B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001342A1 (en) * | 1999-06-29 | 2001-01-04 | Sony Chemicals Corp. | Ic card |
KR100299051B1 (en) * | 1996-07-31 | 2001-09-13 | 김춘호 | Array type dielectric capacitor having the structure of a surface mounted terminal |
JP2015192002A (en) * | 2014-03-28 | 2015-11-02 | 株式会社リコー | Multilayer wiring substrate and capacitance adjustment method of the same |
CN108417391A (en) * | 2017-02-10 | 2018-08-17 | 三星电机株式会社 | Capacitor assembly |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56157018A (en) * | 1980-05-08 | 1981-12-04 | Seikosha Kk | Variable capacitor |
JPS6291430U (en) * | 1985-11-28 | 1987-06-11 |
-
1988
- 1988-08-17 JP JP63204191A patent/JPH0714111B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56157018A (en) * | 1980-05-08 | 1981-12-04 | Seikosha Kk | Variable capacitor |
JPS6291430U (en) * | 1985-11-28 | 1987-06-11 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100299051B1 (en) * | 1996-07-31 | 2001-09-13 | 김춘호 | Array type dielectric capacitor having the structure of a surface mounted terminal |
WO2001001342A1 (en) * | 1999-06-29 | 2001-01-04 | Sony Chemicals Corp. | Ic card |
US6585165B1 (en) | 1999-06-29 | 2003-07-01 | Sony Chemicals Corp. | IC card having a mica capacitor |
JP2015192002A (en) * | 2014-03-28 | 2015-11-02 | 株式会社リコー | Multilayer wiring substrate and capacitance adjustment method of the same |
CN108417391A (en) * | 2017-02-10 | 2018-08-17 | 三星电机株式会社 | Capacitor assembly |
CN108417391B (en) * | 2017-02-10 | 2020-11-27 | 三星电机株式会社 | Capacitor assembly |
Also Published As
Publication number | Publication date |
---|---|
JPH0714111B2 (en) | 1995-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6524352B2 (en) | Method of making a parallel capacitor laminate | |
US7652213B2 (en) | Internal conductor connection structure and multilayer substrate | |
US9536665B2 (en) | High capacitance single layer capacitor | |
KR100304792B1 (en) | Multilayer coil and manufacturing method for the same | |
JPH10270282A (en) | Multilayer ceramic capacitor | |
JPH06267788A (en) | Composite component | |
JP2000058376A (en) | Ceramic capacitor | |
JPH0252498A (en) | Multilayer board with built-in capacitor | |
JPH0453219A (en) | Surface packaging type electronic part | |
KR20050084258A (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
JPH02310905A (en) | Inductor | |
JP2766146B2 (en) | Multilayer circuit board with built-in capacitor | |
JP2001345661A (en) | High frequency circuit board | |
JPH0563007B2 (en) | ||
JPH0714110B2 (en) | Multilayer ceramic substrate | |
JPS6341205B2 (en) | ||
JPH0217957B2 (en) | ||
JPH0563373A (en) | Structure of power hybrid ic | |
JPH0645758A (en) | Multilayer ceramic board and manufacture thereof | |
JPS6373514A (en) | Laminated ceramic capacitor and manufacture of the same | |
JP2003243252A (en) | Thick film chip capacitor and its manufacturing method | |
JPS63127516A (en) | Manufacture of laminated ceramic trimmer capacitor | |
JPH084053B2 (en) | Monolithic ceramic capacitors | |
JPS6070754A (en) | Manufacture of hybrid integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |