JPH0252447B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、LSI（大規模集積回路）等の小型化
に適したクランプ回路に関するものである。

（従来の技術） 従来、このような分野の技術としては、信学技
報84〔11〕（1984）電子通信学会P.1−６に記載さ
れるものがあつた。以下、その構成を図を用いて
説明する。

第２図は従来のクランプ回路の概略構成図であ
る。このクランプ回路は、入力信号VIが与えら
れる入力端子１、正の基準電圧＋VRが印加され
る電源端子２、負の基準電圧−VRが印加される
電源端子３、出力信号VOが送出される出力端子
４、レベル比較回路５、クロツク発生器６、入力
信号保持回路７及び出力セレクター部８により構
成される。

ここで、レベル比較回路５は、基準電圧＋
VR，−VRと入力信号VIとのレベル比較を行なう
回路である。そして基準電圧＋VR，−VRをオ
ン、オフするスイツチ１０，１１と、入力信号
VIをオン、オフするスイツチ１２，１３と、ス
イツチ１０，１１または、１２，１３を介して与
えられる基準電圧＋VR，−VRまたは入力信号VI
を蓄積するサンプルホールド用コンデンサ１４，
１５と、正入力端が接地され負入力端がコンデン
サ１４，１５に接続されたレベル比較器１６，１
７と、レベル比較器１６，１７の入出力端間に接
続されたスイツチ１８，１９とで構成される。ス
イツチ１０〜１３，１８，１９は図示しない制御
回路のクロツク信号にオン、オフ制御される。

クロツク発生器６は、複数個のゲート回路から
なり、レベル比較器１６，１７の出力信号に基づ
きスイツチ開閉用のクロツク信号を発生する回路
である。

入力信号保持回路７は、入力信号VIを一時的
に保持するもので、入力信号VIをオン、オフす
るスイツチ２０と、スイツチ２０を介して与えら
れる入力信号VIを蓄積するサンプルホールド用
コンデンサ２１と負入力端と出力端が短絡され正
入力端がコンデンサ２１に接続された演算増幅器
２２とで構成される。スイツチ２０は図示しない
制御回路のクロツク信号によりオン、オフ制御さ
れる。

出力セレクター部８は、クロツク発生器６のク
ロツク信号に基づき制御される３組のスイツチ付
きサンプルホールド用コンデンサを具えた出力切
換え用の回路である。すなわちこの出力セレクタ
ー部８は、演算増幅器２２の出力および基準電圧
＋VR，−VRをそれぞれ蓄積するサンプルホール
ド用コンデンサ３０，３１，３２、と各コンデン
サ３０，３１，３２への充電を行なうスイツチ３
３，３４，３５，３６，３７，３８と、各コンデ
ンサ３０〜３２の充電電圧を出力端子４へ与える
スイツチ３９，４０，４１，４２，４３，４４と
で構成される。

以上のように構成されるクランプ回路の動作に
ついて説明する。

先ず、初期条件を確立する最初のプリセツトモ
ードにおいて、スイツチ１０，１１，１８，１９
がオンし、正負の基準電圧＋VR，−VRがレベル
比較器１６，１７にプリチヤージされる。次に、
サンプルホールド・出力選択モードにおいて、ス
イツチ１２，１３，２０がオンし、入力信号VI
がコンデンサ１４，１５，２１によりサンプルホ
ールドされると共に、レベル比較器１６，１７で
基準電圧＋VR，−VRとレベル比較され、その比
較結果がクロツク発生器６に転送される。さらに
再びプリセツトモードになると、スイツチ１０，
１１，１８，１９のほかにスイツチ３３〜３８が
オンするので、入力信号VIと正負の基準電圧＋
VR，−VRがコンデンサ３０〜３２にプリチヤー
ジされる。そしてサンプルホールド出力選択モー
ドのとき、前ビツトで予め行つたレベル比較結果
に基づいて、クロツク発生器６から出力されるク
ロツク信号により、スイツチ３９と４０，４１と
４２，４３と４４のうちのいずれか一組がオン
し、前記三つの信号＋VR，−VR，VIのうち最も
振幅の小さい信号が出力端子４から出力される。
したがつて出力信号VOの振幅は１クロツク信号
ごとに正負の基準電圧＋VR，−VR以下に制限さ
れる。

（発明が解決しようとする問題点） しかしながら、上記構成のクランプ回路では、
スイツチ１０〜１３，１８〜２０をオン、オフ制
御するためのクロツク信号が必要なばかりか、出
力セレクター部８内のスイツチ３３〜４４をオ
ン、オフ制御するためのクロツク発生器６を必要
とするため、回路構成が複雑化すると共に回路規
模が大きくなるという問題点があつた。

本発明は、前記従来技術が持つていた問題点と
して、クロツク信号を必要とするために回路構成
が複雑化する点と、回路規模が大型化する点につ
いて解決したクランプ回路を提供するものであ
る。

（問題点を解決するための手段） 本発明は、前記問題点を解決するために、入力
信号をクランプすべき基準電圧と比較して入力信
号の振幅を基準電圧以下に制限し、出力信号とし
て送出するクランプ回路において、前記入力信号
と基準電圧とを比較して両信号の電圧差に応じた
比較信号を出力するレベル比較器と、前記比較信
号に基づいて前記入力信号を入、切するスイツチ
と、このスイツチを介して前記入力信号を蓄積す
るサンプルホールド用のコンデンサとを備えたも
のである。

（作用） 本発明によれば、以上のようにクランプ回路を
構成したので、レベル比較回路は入力信号と基準
電圧とを直接比較し、その比較結果に基づいてス
イツチをオン、オフ制御するように働く。スイツ
チは、入力信号の振幅が基準電圧より小さいとき
にオン状態となつてそのまま入力信号を出力する
と共に、サンプルホールド用のコンデンサを充電
し、入力信号の振幅が基準電圧より大きいときに
オフ状態となる。このスイツチのオフ状態によ
り、前記コンデンサの充電電圧、すなわち前記基
準電圧が出力される。そのため、入力信号の振幅
を基準電圧以下に制限した出力信号の送出を行え
るのである。したがつて、前記問題点を除去でき
るのである。

（実施例） 第１図は本発明の実施例を示すクランプ回路の
回路図である。

第１図において、１０１は入力信号VIが与え
られる入力端子、１０２は基準電圧＋VRが印加
される電源端子、１０３は負の基準電圧−VRが
印加される電源端子、および１０４は出力信号
VOが送出される出力端子である。そして、入力
信号VIと正の基準電圧＋VRを直接比較する第１
のレベル比較回路１０５は、その正入力端が入力
端１０１に、負入力端が電源端子１０２に、それ
ぞれ接続されている。同様に、入力信号VIと負
の基準電圧−VRを直接比較する第２のレベル比
較回路１０６は、その正入力端が電源端子１０３
に、負入力端子１０１にそれぞれ接続されてい
る。第１と第２のレベル比較器１０５，１０６の
各出力端は、否定論理積をとるゲート回路１０７
の入力端に接続され、このゲート回路１０７の出
力によつてスイツチ１０８がオン、オフ制御され
る。

スイツチ１０８は、その一端が入力端子１０１
に接続され、他端が、接地されたサンプルホール
ド用コンデンサ１０９と出力バツフア用演算増幅
器１１０の正入力端とにそれぞれ接続されてい
る。演算増幅器１１０の負入力端と出力端とは短
絡され、さらに該出力端が出力端子１０４に接続
されている。

なお、レベル比較器１０５，１０６、ゲート回
路１０７、スイツチ１０８、コンデンサ１０９及
び演算増幅器１１０は、MOSトランジスタ等で
構成される。

次に、以上のように構成されるクランプ回路の
動作を第１図および第３図を参照しつつ説明す
る。なお、第３図は入出力波形図で、点線波形は
入力信号VI、実線波形は出力信号VOをそれぞれ
示している。

先ず、入力信号VIが入力端子１０１に与えら
れると、レベル比較器１０５，１０６は入力信号
VIと基準電圧＋VR，−VRとのレベルを直接比較
する。入力信号VIの振幅が基準電圧＋VRおよび
−VRの値より小さい場合は、各レベル比較器１
０５，１０６の出力がそれぞれ低レベル（以下Ｌ
レベルという）となり、これによりゲート回路１
０７の出力が高レベル（以下、Ｈレベルという）
となる。ゲート回路１０７の出力がＨレベルのと
き、スイツチ１０８はオン状態となり、このスイ
ツチ１０８を通して入力信号VIがコンデンサ１
０９を充電すると共に、演算増幅器１１０の正入
力端に与えられる。すると、演算増幅器１１０
は、出力電圧が直接に負入力端にフイードバツク
された電圧フオロアのため、正入力端に入力され
た入力信号VIと同じ波形の出力信号VOがインピ
ーダンス変換されて出力端子１０４から出力され
る。

次に、入力信号VIの振幅が基準電圧＋VRまた
は−VRを超えると、レベル比較器１０５または
１０６の出力がＨレベルとなり、これによりゲー
ト回路１０７の出力がＬレベルとなつてスイツチ
１０８がオフ状態となる。スイツチ１０８がオフ
状態になると、そのオフ時におけるコンデンサ１
０９の充電電圧＋VRまたは−VRが演算増幅器
１１０の正入力端に与えられるため、充電電圧＋
VRまたは−VRがそのまま演算増幅器１１０の
出力端から出力され、出力端子１０４に現われ
る。そのため、出力信号VOは入力信号VIに追従
することなく、基準電圧＋VRまたは−VRにク
ランプされる。

而して本実施例によれば、入力信号VIの振幅
を基準電圧＋VR、−VR以下に制限した出力信号
VIを、LSI化に適した少ない素子数で得ることが
できる。

ここで、本実施例の第１図の回路と従来の第２
図の回路との素子数を比較すると、次のようにな
る。

(1) 第１図の回路 レベル比較器１０５，１０６…２個、ゲート
回路１０７…１個、スイツチ１０８…１個、コ
ンデンサ１０９…１個、演算増幅器１１０…１
個、計６個。

(2) 第２図の回路 レベル比較器１８，１９…２個、クロツク発
生器６を構成するゲート回路…数個、スイツチ
１０〜１３，１８〜２０，３３〜４４…19個、
コンデンサ１４，１５，２１，３０〜３２…６
個、演算増幅器２２…１個、計28個以上。

このように、本実施例では従来のものに比べて
大幅に素子数を減少できるばかりか、従来のよう
にスイツチ１０〜１３，１８〜２０をオン、オフ
制御するための２相のクロツク信号が不要となる
ため、回路構成が簡単となる。

なお、上記実施例では、２個のレベル比較器１
０５，１０６を具えているが、クランプ電圧範囲
を正側のみ、または負側のみの一方に限定したい
ときは、レベル比較器１０６または１０５を除去
すると共に、除去しない比較器１０５または１０
６の出力を反転させるノツト回路（NOT回路）
を新たに設け、このNOT回路の出力によりスイ
ツチ１０８をオン、オフ制御すればよい。また、
クランプすべき基準電圧値の数を第１図のものよ
りも増加させるときには、レベル比較器の数を３
個以上にすればよい。このように、本発明の要旨
を逸脱することなく、種々の変形が可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、
レベル比較器により入力信号と基準電圧とを直接
比較し、その比較結果に基づいてスイツチをオ
ン、オフ制御し、このスイツチを通してサンプル
ホールド用コンデンサを充電し、前記スイツチの
オフ時に前記コンデンサの充電電圧を出力して出
力信号を基準電圧以下に制限するようにしたの
で、スイツチをオン、オフ制御するためのクロツ
ク信号の発生回路を必要とせず、回路構成素子の
数を大幅に減少できる。そのため、回路構成が簡
単で、しかも回路規模が小さくなり、LSI等の小
型化に適したクランプ回路を提供できる。

【図面の簡単な説明】

第１図は本発明の実施例を示すクランプ回路の
回路図、第２図は従来のクランプ回路の回路図、
第３図は第１図の入出力波形図である。 １０５，１０６…レベル比較器、１０８…スイ
ツチ、１０９…サンプルホールド用コンデンサ、
VI…入力信号、VO…出力信号、＋VR，−VR…基
準電圧。

Claims (1)

【特許請求の範囲】
1. １ 入力信号をクランプすべき基準電圧と比較
   し、該入力信号の振幅を基準電圧以下に制限して
   出力するクランプ回路において、前記入力信号お
   よび基準電圧が入力されこの両入力を比較してそ
   の電圧差に応じた比較信号を出力するレベル比較
   器と、前記比較信号に基づいて前記入力信号を
   入、切するスイツチと、このスイツチを介して前
   記入力信号を蓄積するサンプルホールド用のコン
   デンサとを備えたことを特徴とするクランプ回
   路。