JPH0252268A - ＭＲ検査用ｒｆ信号発生回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一連のデータワードの形式で信号を記憶した
リードオンリメモリと、リードオンリメモリからデータ
ワードをクロック周波数で読み出すアドレス生成器と、
リードオンリメモリに後続するディジタルアナログ変換
器とからなるＭＲ検査用ｒｆ信号発生回路配置に関する
１、かかる回路配置は、「ノイ丁ス　アウス　デル　テ
ヒニク」第１号、　１９８４年２月１５日、寄稿７７１
から本質的に公知である。

この種の回路配置は、例えばいわゆるＭＲＩ−モグラノ
イ客のためのＭＲ検査用のｒｆパルスを発生するのに用
いられる７、かかる検査中ｒｆ振動は数計の間印加され
る。このｒｆ振動の周波数１位相又は振幅は変調される
ことがある１、この振動の周波数は、ＭＲｒ装置内で発
生する定常磁場の磁束密度により決まるラーモア周波数
により予め決められる。

公知の回路配置では、ｒ［パルス全体の変動が高速ディ
ジタルメモリに記憶される。かかるメモリは、リードオ
ンリメモリとして構成される場合には、特にｆｉ間につ
いて異なる変動をなす多数のｒｆパルスがＭＲＩ装置内
で発生されねばならないから朋常に人ぎな記憶容量を有
する必要がある本発明の目的は、前記の種類であって開
門についてのｒｆパルスの変動全体をリードオンリメモ
リに記憶せしめずともｒｆパルスが発生される回路配置
を構成するにある。

この目的は、一連のデータワードの形式の正弦波形信号
がリードオンリメーしりに記憶され、ディジタルアナロ
グ変換器の出力におけるスペクトルが、ＭＲ検査に必要
なラーモア周波数ｆＬを右（る高周波数成分からなる本
発明により達成される。

従って本発明では１つの正弦波形信号のみがメモリに記
憶される。かかる信号の１ｚ４周期分のみが一連のデー
タワードとして記憶されれば充分であって、多数の正弦
波形振動からなるｒ［パルスは正弦波形信号に割当てら
れたアドレス空間を繰り返したどるようにして発生され
る。

従来はアナログディジタル変換器は、発生されるべきア
ナログ信号の周波数の少なくとも２倍のクロック周波数
で動作するようにされている。その周波数はいわゆるラ
ーモア周波数であって０．１５　Ｈにすぎない定常磁場
を有するＭＲＩ装置にあってさえ５　Ｍ　Ｈｚを越える
ため、ディジタルアナログ変換器のクロック周波数は１
０Ｍ１−１ｚより高くなければならない。より強い定常
ｖＡ場のＭＲ１装置にあっては、ディジタルアナログ変
換器クロック周波数もより高くされねばならない１．ま
たかかる変換器には高い分解能が求められる。これらの
条例は、少なくとも１２ビツトのワード幅を有するデー
タワードを処理しうる場合にのみ満たされる。、１０Ｍ
Ｈｚを越えるクロック周波数及び少なくとも１２ビツト
のワード幅にディジタルアナログ変換器は、たとえ実現
しうるとしても、その実現には大きな困難がともなう。

この問題を解決するため、以萌に出願され未公開のヨー
ロッパ特許出願８８２００９８１　、４においては、ア
ブログ変換器信号を一定周波数と混合する後置ミクリに
よりディジタルアナログ変換器の出力信号の周波数を所
望の値まで増大せしめることが提案されている。ディジ
タルアナログ変換器は比較的低いクロック周波数で動作
するからディジタルアナログ変換器に要するコストは減
るが、アナログ信号処即に要する」スｉ〜は相当に増大
する、。

本発明の別の実施例で【まこの問題点は、りＯツり周波
数１丁及びリードオンリメモリから読出される信号の周
波数ｆＳを、 ｆｉ＝ｎｆ丁（ａｆＳ となるよう選択することで解決される５、ここでｎは１
口より大きい１の整数、ａの値は＋１又は１である。こ
こで、本発明は、ディジタルアナログ変換器の出力の正
弦波ディジタル（Ｅｉ号は、ディジタル信号と同一周波
数の線のほかに、クロック周波数又はりＯツク周波数の
高調波の両側の側線が形成され、前記側線とクロック周
波数又はクロック周波数の高調波との間の周波数距離が
、ディジタル信号の周波数に対応するスペクトルを有す
るという事実を用いる。従ってディジタルアナログ変換
器のクロック周波数より高い周波数を有するｒｆ倍信号
発生される。アブログ処即部において信号周波数を高い
値に変換する必要はない、１ＭＲ検査においてはｒｆパ
ルスの周波数を１Ｆ１７以下の量だけ変えられるのが望
ましい。少なくとも数ＭＨｚに達するラーモア周波数と
の関連る。かかる周波数分解能は、リードオンリメモリ
が例えば１６Ｍワードの記憶容量を有する場合に得られ
る。

リードオンリメモリの記憶容量に関する要件を低減する
ため本発明の別の実施態様では、アドレス生成器はクロ
ック周波数でプリセット可能な量だけ変化する語数位置
を右する語数装置からなり、計数装置の引数容量はリー
ドオンリメモリ内のアドレス可能記憶装置の数の倍数で
あり、リードオンリメモリに対するアドレス信号はＫｉ
数装置の出力信号の最上位ビット位置から得られる。そ
の場合周波数分解能は、計数装置で用いらるワード幅に
より決まる。従って計数装置が２４ビツトのワド幅に対
して設計される場合には、所望の周波数分解能は、６４
にワードの記憶容量を有するメモリで実現され、そのア
ドレシングには、計数装置の出力信号の１６個の最上位
ビットが必要とされるにすぎない。

様々なＭＲ検査で位相コヒーレントな周波数変動が必要
となる。これはつまりｒｆ倍信号周波数がＭＲ検査中に
異なる値に切換えられ、その後もとの値に戻される場合
に、その位相は周波数の切換え及び切戻しがなかったと
する時の値を右さねばならないことを意味する。。

本発明の別の実施例では位相コヒーレントな周波数変動
のためアドレス生成器はクロック周波数でプリセット可
能な吊だけ変化する３１数位置を有する計数装置からな
り、計数装置とリードオンリメモリとの間に、語数位置
にプリセット可能な語数を毎回乗算する乗算器回路が設
置〕られる。この実施例では４数位置は周波数から独立
するので、計数位置により決定される位相は周波数変動
に影響されない。

第１図中参照番号６は、検査ゾーン２において図面の平
面に対し卸直に延在する例えば０．１６　Ｔの−様かつ
定常的な磁場を発生し、また必要に応じて磁気勾配環を
発生する装置を示す。ここで磁気勾配楊とは、定常かつ
−様な磁場と同一方向に延在するが、その強度は磁場方
向又は磁場方向と直交する方向に直線的に変化する磁場
のことである。このために、装置６は定常ｖＡ場を発生
する発生器３と、様々な磁気勾配環のための電流を出力
する発生器４とに結合される１、 定常環に対し直交して延在するｒｆ磁場を発生し、スペ
クトロメータ１の出力に接続されるｒ　ｆコイル５も設
けられている。スペクト０メータは、ＭＲ検査用のｒ「
信号が発生される送信機部と、検査ゾーンで発生された
スピン共鳴信号が受信され処理される受信機部とからな
る１、前記の０．１６丁の場の強度に対しては送信機部
により発生されるｒｆ倍信号び検査ゾーンで発生される
スピン共鳴信号の周波数は６．８Ｍ＋−１２に対する。

発生器３及び４及びスペクトロメータ１は中央ディジタ
ルユニツ１−７により制御され、中央ディジタルユニッ
ト７はこの目的のための制御部７１を有する。中央ディ
ジタルコニツトは、スペクト０メータ１から供給された
データを処理して、検査ゾーン２内での核磁化弁孔を再
構成する処理部７２も有する。

第２図はスペクト［ｌメータ１の送信機部のブロツク図
である。第２図中参照番号１０は、クロック周波数ｆＴ
の制御のもとに数の直線的上が列を発生するアドレス生
成器である３、最大値に達したならば出力信号は初期値
に戻り、その後再び最大値に達するまで直線的に増大す
る９、つまりアドレス生成器１０はノコギリ波形ディジ
タル信号を出力する。

このノコギリ波形信号の１６の２進位置は、正弦波形信
号が記憶されワード幅が各１６ごツ１−の２１６個のデ
ータワードの記憶容量を有するリードオンリメモリ（Ｐ
ＲＯＭ）１１のためのアドレスとして用いられる。リー
ドオンリメモリの人力におけるアドレス信号と、出力信
号ｙとの間には次の関係が存在する。

ｙ＝　１ｎｔ（ｃ、５ｉｎ（ｘ／ｂ））ここでＩｎｔ（
＞はカッ」内の式の丸められた整数部分を示し、Ｃはメ
モリ１１に記憶される最大値（２１６）を示し、ｂはＣ
より小さい語数６、２８３・・・である定数である。従
ってリードオンリメモリは、入力における周期的４１ノ
ー］ギリ波形デイジタル信号を周期的な正弦波形ディジ
タル信号に変換する。

正弦波形振動全体の変化をメモリに記憶する必要はなく
、かかる正弦波形振動の１／４周期分が記憶されるだけ
で充分である３、メモリのアドレス入力における２つの
最上位ビットに応じて、記憶されている１／４周明分の
正弦波形振動が正符号又は負符号で上昇するようにか小
降するようにたどられる。従って必要な記憶容量は１／
４に減少する。ただし呼出し系列及び／又は極性は２つ
の最高位ビットに依存して逆転される、。

アドレス生成器１０により生成されるアドレス信号の周
波数及び位相はプリセット可能であるから、上記の如く
にして発生されるリードオンリメしり１１の正弦波形出
力信号の周波数及び位相はプリセット可能である。この
ことをアドレス発生器１０のブロックを示す第３図を参
照しつつ以下説明する。

第３図に示される如くアドレス生成器は、特にともに２
４どツ１へのワード幅のために設甜された加算回路１（
１１及びレジスタ１０２からなる語数装置からなる。加
算回路１０１の出力は、レジスタ１０２を介して自身の
加算入力の１つの帰還される。好ましくは１である一定
値が第２の加算人力に供給される。従って語数位置は、
りＯツク周波数ｆｒの各ビートに応じて１インクリメン
トされる１、計数過程は、レジスタ１０２のりセラ１−
人力Ｒへのパルスにより明確な位相位置で開始される１
、加算回路１０１の乗算器段階１０３へ供給され、そこ
で回路１０４から供給され例えば２４ビツトの幅を右す
る係数と乗算される。ノコギリ波形信号は又は正弦波形
信号の周波数は、回路１０４から供給される係数に正比
例する。この係数が約６０４００００である場合ノコギ
リ波形信号の周波数は約１８Ｍ　＋−（Ｚである。係数
が１変化すると、周波数は０．２９８Ｈ７変化する。

様々なＭＲｔｈ法が周波数変調されたｒｆパルスを用い
ている。その場合には回路１０４から供給される係数は
一定ではなく、所望の周波数と同じようにして変化しな
ければならない。そのために回路１０４は、一連のデー
タワードとして所望の周波数変動を記憶するメモリを有
する。周波数変調される振動の周波数変動はＭＲ検査用
のラーモア周波数と比べて小さいｌこめ、そのために必
要なメモリの記憶容量は比較的小さくてよい、。

乗算結果をなす４８ピツ１〜のうちの１６ビツト、つま
り下位２４ビツトのうちの上位１６ビツトが処理される
。これらのどツ１−は加算回路１０５へ供給され、そこ
で定数値が出力信号１０３に加算される。この定数値が
ノコギリ波形信号の位相、従ってリードオンリメモリ１
１の出力での正弦波信号の位相を定める。位相変調され
た信号を発生するため必要ならばこの加数は時間につい
変動するようにされる。メモリ１１は２１６の記憶位置
しか有さないが、周波数分解能Ｇ、Ｌ　Ｈ−１数装置の
ワード幅で１与えられ２”ｆ−ｒとなる。

アドレス生成器１０及び第２図のブロック図中の他のデ
ィジタル回路の個々の構成要素は、クロック周Ｔ）ＪＪ
　（２００ｒ＋ｓ　）と比べて無視しえない長さの期間
ディジタル信号を処理する。従ってこれらの構成要素、
特に乗算器１０３の後にはバッノ／メ［りを接続して、
後続の回路はその入力をバッフ７メモリから得るように
するのが好ましい。しかし明快にするためこれらのバッ
ファメモリは第２図及び第３図において省略されている
１゜乗算器回路１０３の結果のうちの１６ビツトのみが
アドレス生成器１１に影響を与えるので、アドレス生成
器１１の中−のアドレスはそれぞれ計数装置１１．ＩＯ
２の複数のＭ数位置と対応する。１また、アドレス空間
は通常異なる開始アドレスと終了アドレスでたどられる
１、その結果出力信号の周期は、２つのゼロ位置間の期
間の２倍より相当長くなる。これにより右限な演ｎＦＩ
′１亀に起因づる雑音成分が広いスペクトル帯域に拡散
されるので良い効果が生じる１、つまり離散化により干
渉周波数は、強さが弱まり、部分的には広帯域雑音中に
埋もれる。

リードオンリメモリ１１のディジタル正弦波形出力信号
は別の乗幹器回路１２に供給され、そこで波形発生器１
３から得られる係数が乗算される。

この係数が信号の振幅を決定する１、振幅変調された信
号の場合この係数は一定でないから、信号の波形又はエ
ンベロープは、波形発生器１３内のメモリから一連のデ
ータワードとして導かれるのが好ましい。乗算回路１２
の出力信号の上位１２ビツトは、一連のデータワードと
して入力されたディジタル信号をアナログ信号に変換す
る１２ビツトデイジタルアナログ変換器１４に供給され
る。

第４図は結果として得られるアナログ信号△を示す。正
弦波形信号は比較的少数のみのリンプル点で近似される
（５ＭＨｚのクロック周波数ｆ「と１．８ＭＨｚの信号
周波数ｆＳに対しては、振動当りの時間平均で２．７８
サンプル点がある）。比較のため基準Ｂはサンプル点が
互いに無限に近くなるようにして連続するようにしたな
ら得られるであろう正弦波形（ｉ号を表わす。正弦波形
Ｂは常に階段状信号△と段の中心で交差し、また信号△
の周期は（ｉ号Ｂの周期と一致しない（前述の如く相当
に長くなる）。

ディジタルアシ−ログ変換器１４の出力信号Ａのスベク
１−ルは第５図に丞されている。このスペクトルは周波
数ｆＳに線を有する。これは、正弦波形信号Ｂの周波数
、つまりアドレス生成器１０がリードオンリメモリ１１
の７ドレスを通り抜ける周波数である。さらにクロック
周波数ｆｒ及びその高調波の両側には、クロック周波数
又はその高調波から周波数距離が周波数ｔ’ｓに対応す
る側線がある。り０ツク周波数の上側線Ｓｏは、磁場０
．１６　Ｔ（７）ＭＲＩ装置のラーモア周波数に対応づ
−る周波数ｆ　Ｔ十ｆ　ｓ　（６，８ＭＨｚ　）を有す
る。

第４図及び第５図かられかるように、各正弦波形振動が
少なくとも２つのサンプル点で表わされるよう周波数ｆ
ＳはりＯツク周波数の半分より低く（つまり本実施例で
は２．５Ｍ）−１ｚより低く）なければならない。また
側線の振幅は周波数が増大すると減少する。

本発明の実施例で選択されたｆＳの値（１，８ＭＨｚ）
はこの理論値（ｆ　Ｔ　／　２　＝　２．５Ｍｌ−１ｚ
）より低いが、比較的単純なフィルタ手段を用いること
で、基本線ｆＳ及び他の側線、特に２次高調波の手側線
が充分に抑圧される。

周波数距離が大きいため基本線及び他の側線は、検査ゾ
ーン内の核スピンに影響を与えないが、増幅器１６によ
り増幅されて診断に関係する情報を改善することなく出
力損を増大せしめる。従ってディジタルアナログ変換器
１４に後続してクロック周波数ｆＴの上側波帯Ｓ。に同
調された帯域フィルタ１５が設けられる１、帯域フィル
タ１５は通常抑圧される側線Ｓ。を通し、従来アブログ
信号として用いられている基本線を他の全ての側線とと
もに抑圧する。フィルタの出力信号は、］イル５（第１
図）に供給されるよう電力増幅器１６により増幅される
。

【図面の簡単な説明】

第１図は本発明が用いられるＭＲＩ−モグラフイ装置を
示す図、第２図は本発明による回路配置のブロック図、
第３図はかかる回路配置に適するアドレス生成器のブロ
ック図、第４図はディジタルアナログ変換器の出力（Ｃ
号の時間変化を示す図、第５図はディジタルアナログ変
換器の出力のスベクトルを示す図である。 １・・・スペクト０メータ、２・・・検査ゾーン、３゜
４・・−発生器、５・・・ｒ「コイル、６・・・装置、
７・・・中央ディジタルコニット、１０・・・アドレス
生成器、１１・・・リードオンリメモリ、１２・・・乗
算器回路、１３・・・波形発生器、１４・・・ディジタ
ルアナログ変換器、１５・・・帯域゛ノイルタ、１６・
・・電力増幅器、７１・・・制御部、７２・・・処理部
、１０１．　１（１５・・・加算回路、１０２・・・レ
ジスタ、１０３・・・乗算器段階、１０４・・・回路。 特許出願人　エメ・べ−・フィリップス・フルーイラン
ペンファブリケン

Claims (7)

【特許請求の範囲】
1. （１）一連のデータワードの形式で信号を記憶したリー
   ドオンリメモリと、リードオンリメモリからデータワー
   ドをクロック周波数で読み出すアドレス生成器と、リー
   ドオンリメモリに後続するディジタルアナログ変換器と
   からなるＭＲ検査用ｒｆ信号発生回路配置であつて、一
   連のデータワードの形式の正弦波形信号がリードオンリ
   メモリに記憶され、ディジタルアナログ変換器の出力に
   おけるスペクトルが、ＭＲ検査に必要なラーモア周波数
   ｆ＿Ｌを有する高周波成分からなることを特徴とするＭ
   Ｒ検査用ｒｆ信号発生回路配置。
2. （２）クロック周波数ｆ＿Ｔ及びリードオンリメモリか
   ら読出される信号の周波数ｆ＿Ｓを、ｎをゼロより大き
   い正の整数とし、ａの値を＋１又は−１としてｆ＿Ｌ＝
   ｎｆ＿Ｔ＋ａｆ＿Ｓとなるよう選択することを特徴とす
   る請求項１記載のＭＲ検査用ｒｆ信号発生回路配置。
3. （３）アドレス生成器はクロック周波数でプリセット可
   能な量だけ変化する計数位置を有する計数装置からなり
   、計数装置の計数容量はリードオンリメモリ内のアドレ
   ス可能記憶位置の数の倍数であり、リードオンリメモリ
   に対するアドレス信号は計数装置の出力信号の一部のビ
   ットから得られることを特徴とする請求項１又は２記載
   のＭＲ検査用ｒｆ信号発生回路配置。
4. （４）アドレス生成器はクロック周波数でプリセット可
   能な量だけ変化する計数位置を有する計数装置（１０１
   、１０２）からなり、計数装置とリードオンリメモリ（
   １１）との間に、計数位置プリセット可能な係数（ｆ（
   ｔ））を毎回乗算する乗算器回路（１０３）が接続され
   ることを特徴とする請求項１乃至３のいずれか一項記載
   のＭＲ検査用ｒｆ信号発生回路配置。
5. （５）リードオンリメモリ（１１）とディジタルアナロ
   グ変換器（１４）との間に、リードオンリメモリから読
   出されたデータワードにプリセット可能な係数（ａ（ｔ
   ））を乗算する乗算器回路（１２）が接続されることを
   特徴とする請求項１乃至４のいずれか一項記載のＭＲ検
   査用ｒｆ信号発生回路配置。
6. （６）アドレス生成器の最終段階は加算器回路（１０５
   ）からなることを特徴とする請求項１乃至５のいずれか
   一項記載のＭＲ検査用ＲＦ信号発生回路配置。
7. （７）計数回路は、出力がメモリ（１０２）を介して自
   身の入力の一方に接続され、第２の入力には定数値が供
   給される加算回路（１０１）よりなることを特徴とする
   請求項１乃至６のいずれか一項記載のＭＲ検査用ｒｆ信
   号発生回路配置。