JPH0251762A - 機能動作シミュレーション方式 - Google Patents
機能動作シミュレーション方式Info
- Publication number
- JPH0251762A JPH0251762A JP63203477A JP20347788A JPH0251762A JP H0251762 A JPH0251762 A JP H0251762A JP 63203477 A JP63203477 A JP 63203477A JP 20347788 A JP20347788 A JP 20347788A JP H0251762 A JPH0251762 A JP H0251762A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- working
- function
- conditions
- library
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 39
- 238000011982 device technology Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000012360 testing method Methods 0.000 abstract description 10
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000005856 abnormality Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は機能動作シミュレーション方式、特に電子デバ
イスの機能動作ライブラリを複数接続して成る機能動作
モデルの機能動作シミュレーション方式に関する。
イスの機能動作ライブラリを複数接続して成る機能動作
モデルの機能動作シミュレーション方式に関する。
従来、この種のシミューレーション方式は、シミュレー
ションライブラリには機能動作のみ規定され、シミュレ
ーションに与えられるテストパターンとシミュレーショ
ンライブラリに従い、動作の正常、非正常に関係なくシ
ミュレーション結果を出力し、結果の正常性を人間が判
断していた。
ションライブラリには機能動作のみ規定され、シミュレ
ーションに与えられるテストパターンとシミュレーショ
ンライブラリに従い、動作の正常、非正常に関係なくシ
ミュレーション結果を出力し、結果の正常性を人間が判
断していた。
上述した従来方式は、機能動作のみのシミュレーション
であり、機能動作ライブラリに着目すると、入力データ
は、いかなるデータも受は付け、与えられたテストパタ
ーン全てを動作させ、そのデータが自分自身の動作条件
に合致しているかどうかの判断なく動作している。この
ため、機能不良にもかかわらず、与えられたテストパタ
ーン時間だけシミュレーションするという無駄を発生し
ている。
であり、機能動作ライブラリに着目すると、入力データ
は、いかなるデータも受は付け、与えられたテストパタ
ーン全てを動作させ、そのデータが自分自身の動作条件
に合致しているかどうかの判断なく動作している。この
ため、機能不良にもかかわらず、与えられたテストパタ
ーン時間だけシミュレーションするという無駄を発生し
ている。
また、機能動作シミュレーションの次工程は、デバイス
テクノロジーに展開された論理回路シミュレーションが
続くが、機能動作シミュレーションは、次工程のデバイ
ステクノロジーを認識できるシミュレーション構造にな
っていないため、デバイスに依存するタイミング条件、
電気的条件。
テクノロジーに展開された論理回路シミュレーションが
続くが、機能動作シミュレーションは、次工程のデバイ
ステクノロジーを認識できるシミュレーション構造にな
っていないため、デバイスに依存するタイミング条件、
電気的条件。
論理回路シミュレーションとの不一致を生じ、設計期間
を長くする原因になっている。
を長くする原因になっている。
本発明の方式は、電子デバイスの機能動作ライブラリを
複数接続して成る機能動作モデルの機能動作シミュレー
ション方式において、 機能動作ライブラリにａ！ｌ能動作と論理回路を実現す
る複数のデバイステクノロジーの動作条件を規定し、こ
のデバイステクノロジーの任意ｊｘ択と、機能動作ライ
ブラリ規定項目違反の場合のエラー内容１売生箇所のメ
ツセージ表示と、規定項目違反と同時に機能動作シミュ
レーションを停止させることができるように構成されて
いる。
複数接続して成る機能動作モデルの機能動作シミュレー
ション方式において、 機能動作ライブラリにａ！ｌ能動作と論理回路を実現す
る複数のデバイステクノロジーの動作条件を規定し、こ
のデバイステクノロジーの任意ｊｘ択と、機能動作ライ
ブラリ規定項目違反の場合のエラー内容１売生箇所のメ
ツセージ表示と、規定項目違反と同時に機能動作シミュ
レーションを停止させることができるように構成されて
いる。
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例を示し、ステップＳ２〜Ｓ６
からなるフローチャートと共にテストパターンＳＬ、機
能動作モデルＳ８および機能動作ライブラリＳ９が示さ
れている。
からなるフローチャートと共にテストパターンＳＬ、機
能動作モデルＳ８および機能動作ライブラリＳ９が示さ
れている。
機能動作モデルＳ８は、例えばプロセッサが演算器、シ
ーケンサ等から構成されていることの規定内容であり、
機能動作ライブラリＳっは、論理回路の動作条件を格納
する。従って、機能動作モデルＳ８は、複数の機能動作
ライブラリを接続したものになる。
ーケンサ等から構成されていることの規定内容であり、
機能動作ライブラリＳっは、論理回路の動作条件を格納
する。従って、機能動作モデルＳ８は、複数の機能動作
ライブラリを接続したものになる。
第２図は機能動作ライブラリＳ９が格納する動作条件の
一例を示したものであり、電気的条件ａ（１＋機能動作
ｂｏおよび機能動作条件ｃＯから成る。
一例を示したものであり、電気的条件ａ（１＋機能動作
ｂｏおよび機能動作条件ｃＯから成る。
電気的条件ａｏはデバイステクノロジー条件を規定して
おり、例えばＣＭＯＳテクノロジーａ１は条件にセット
アツプ、ホールドタイム等を示し、それに対応してＣＭ
ＯＳデバイスの種類ごとに条件値が規定されている。Ｔ
ＴＬテクノロジーａｚ 、ＣＭＬテクノロジーａ３等ｇ
種の電子デバイスについても同様に規定されている。
おり、例えばＣＭＯＳテクノロジーａ１は条件にセット
アツプ、ホールドタイム等を示し、それに対応してＣＭ
ＯＳデバイスの種類ごとに条件値が規定されている。Ｔ
ＴＬテクノロジーａｚ 、ＣＭＬテクノロジーａ３等ｇ
種の電子デバイスについても同様に規定されている。
機能動作す。はｍ種の機能の動作手順を規定しており、
例えば機能名称がデイレイＦＦｂ、の場合はＩＦ Ｃ
ＬＯＣＫ、ｔＪＰ、ＴＨＥＮ ＤＡＴＡ ＥＬＳＥ
ＮＯＣと記述されている。この命令の意味するとこ
ろは、゛′デイレイフリップフロップは、クロックが立
上ればデータを取込み、そうでなければＮＯＣ動作をせ
よ”というものである。
例えば機能名称がデイレイＦＦｂ、の場合はＩＦ Ｃ
ＬＯＣＫ、ｔＪＰ、ＴＨＥＮ ＤＡＴＡ ＥＬＳＥ
ＮＯＣと記述されている。この命令の意味するとこ
ろは、゛′デイレイフリップフロップは、クロックが立
上ればデータを取込み、そうでなければＮＯＣ動作をせ
よ”というものである。
また、機能動作条件Ｃ８は機能動作する上での動作禁止
条件を規定する。例えば機能名称がデイレイＦＦの場合
は、機能動作す。の機能名称がデイレイＦＦのＣＬＯＣ
Ｋ、ＵＰ、とＤＡＴＡが同時刻動作しないことを規定す
る。
条件を規定する。例えば機能名称がデイレイＦＦの場合
は、機能動作す。の機能名称がデイレイＦＦのＣＬＯＣ
Ｋ、ＵＰ、とＤＡＴＡが同時刻動作しないことを規定す
る。
テストパターンＳ１は、外部から与えられるコマンド、
データ、アドレス等から成る一連のテストデータであり
、このテストパターンＳ１が入力すると機能動作シミュ
レーション（Ｓ２）が開始する。
データ、アドレス等から成る一連のテストデータであり
、このテストパターンＳ１が入力すると機能動作シミュ
レーション（Ｓ２）が開始する。
シミュレーションは、テストパターンＳ１の一つひとつ
について、機能動作モデルＲ８が規定する機能動作ライ
ブラリＳ９内の動作条件と合致するかどうかをチエツク
すること（第２図の３３）を順次に行なっていくことに
より実行される。
について、機能動作モデルＲ８が規定する機能動作ライ
ブラリＳ９内の動作条件と合致するかどうかをチエツク
すること（第２図の３３）を順次に行なっていくことに
より実行される。
一致の判断は、機能動作ライブラリＳ９に格納されてい
る機能動作ｂｏのみならず、電気的染ｆｔａ、）や機能
動作条件ｃ、）についても行なう。条件の不一致の場合
はエラー内容表示Ｓ４により発生箇所やエラーの具体的
内容を表示する。
る機能動作ｂｏのみならず、電気的染ｆｔａ、）や機能
動作条件ｃ、）についても行なう。条件の不一致の場合
はエラー内容表示Ｓ４により発生箇所やエラーの具体的
内容を表示する。
また、シミュレーション終了指示有か８５の判断により
、終了指示がある場合にはシミュレーション結果出力Ｓ
６を実施し、現時点までのシミュレーション結果を出力
して処理を完了する。シミュレーション終了指示が無い
場合は機能動作シミュレーション開始Ｓ２に戻り、シミ
ュレーションを続行する。
、終了指示がある場合にはシミュレーション結果出力Ｓ
６を実施し、現時点までのシミュレーション結果を出力
して処理を完了する。シミュレーション終了指示が無い
場合は機能動作シミュレーション開始Ｓ２に戻り、シミ
ュレーションを続行する。
以上説明したように本発明は、機能動作シミュレーショ
ンモデルのライブラリに機能動作とデバイステクノロジ
ーのタイミング条件や電気的条件等の動作条件を付加す
ることにより、機能動作の正常性をシミュレーションモ
デルの単位で判断し、機能動作異常箇所、エラー内容の
表示によって機能不良解析を容易にし、エラー検出と同
時に機能動作シミュレーションを終了させることにより
、近年の機能大規模化、テストパターン増大化傾向のシ
ミュレーション時間を大幅に短縮でき、シミュレーショ
ンのサイクルを早やめる効果がある。
ンモデルのライブラリに機能動作とデバイステクノロジ
ーのタイミング条件や電気的条件等の動作条件を付加す
ることにより、機能動作の正常性をシミュレーションモ
デルの単位で判断し、機能動作異常箇所、エラー内容の
表示によって機能不良解析を容易にし、エラー検出と同
時に機能動作シミュレーションを終了させることにより
、近年の機能大規模化、テストパターン増大化傾向のシ
ミュレーション時間を大幅に短縮でき、シミュレーショ
ンのサイクルを早やめる効果がある。
ョン終了指示有か判断、Ｓ６・・・シミュレーション結
果出力処理、Ｓ８・・・機能動作モデル、Ｓ９・・・機
能動作ライブラリ、ａ、）・・・電気的条件、ａｌ・・
・ＣＭＯＳテクノロジー、ａｌ・・・ＴＴＬテクノロジ
ー ａ３・・・ＣＭＬテクノロジー、ｂｏ・・・機能動
作、ｃｏ・・・機能動作条件。
果出力処理、Ｓ８・・・機能動作モデル、Ｓ９・・・機
能動作ライブラリ、ａ、）・・・電気的条件、ａｌ・・
・ＣＭＯＳテクノロジー、ａｌ・・・ＴＴＬテクノロジ
ー ａ３・・・ＣＭＬテクノロジー、ｂｏ・・・機能動
作、ｃｏ・・・機能動作条件。
Claims (1)
- 【特許請求の範囲】 電子デバイスの機能動作ライブラリを複数接続して成る
機能動作モデルの機能動作シミュレーション方式におい
て、 前記機能動作ライブラリに機能動作と論理回路を実現す
る複数のデバイステクノロジーの動作条件を規定し、該
デバイステクノロジーの任意選択と、該機能動作ライブ
ラリ規定項目違反の場合のエラー内容、発生箇所のメッ
セージ表示と、該規定項目違反と同時に機能動作シミュ
レーションを停止させることができる機能動作シミュレ
ーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63203477A JPH0251762A (ja) | 1988-08-15 | 1988-08-15 | 機能動作シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63203477A JPH0251762A (ja) | 1988-08-15 | 1988-08-15 | 機能動作シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0251762A true JPH0251762A (ja) | 1990-02-21 |
Family
ID=16474795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63203477A Pending JPH0251762A (ja) | 1988-08-15 | 1988-08-15 | 機能動作シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0251762A (ja) |
-
1988
- 1988-08-15 JP JP63203477A patent/JPH0251762A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3771131A (en) | Operating condition monitoring in digital computers | |
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US8103912B2 (en) | Sequencer and test system including the sequencer | |
| JPS61163444A (ja) | デ−タ処理装置のエラ−・テスト装置 | |
| US7627462B2 (en) | Hardware simulation using a test scenario manager | |
| JPH0251762A (ja) | 機能動作シミュレーション方式 | |
| US7277840B2 (en) | Method for detecting bus contention from RTL description | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| WO2005054883A1 (ja) | 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置 | |
| JP4194959B2 (ja) | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 | |
| JP3085730B2 (ja) | 複合ｃｐｕシステムの並列シミュレーション方式 | |
| US20210173989A1 (en) | Simulation signal viewing method and system for digital product | |
| JPS59128652A (ja) | デイスプレイ装置を用いたプログラム検査方式 | |
| JPH07248939A (ja) | プロセッサ及びプロセッサシステム | |
| JP2887515B2 (ja) | 記録装置のシミュレータ | |
| JPH07121405A (ja) | シミュレーション方式 | |
| JPS6231448A (ja) | Ｍｐｕを内蔵する半導体装置の評価装置及び評価方法 | |
| JP2004302727A (ja) | Ｆｐｇａの動作チェック方式 | |
| Auguston et al. | Synthesis of monitors for real-time analysis of reactive systems | |
| JPH03201043A (ja) | 制御信号発生器 | |
| JPH0756980A (ja) | ライブラリ検証装置 | |
| Reyes et al. | Advanced HW/SW Analysis for Multi-core MCU Systems with AUTOSAR OS Awareness | |
| JPH0395676A (ja) | シミュレーション結果検証支援装置 | |
| MIMechE | NEI-Control Systems Limited Rolls-Royce Industrial Power Group | |
| JPH0233178B2 (ja) |