JPH0251275A - 制御半導体装置 - Google Patents
制御半導体装置Info
- Publication number
- JPH0251275A JPH0251275A JP20147888A JP20147888A JPH0251275A JP H0251275 A JPH0251275 A JP H0251275A JP 20147888 A JP20147888 A JP 20147888A JP 20147888 A JP20147888 A JP 20147888A JP H0251275 A JPH0251275 A JP H0251275A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- insulating
- center
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- 238000003466 welding Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サイリスタ、ゲートターンオフサイリスタ
（以下ＧＴＯサイリスタと記す）のような電気的にトリ
ガーすべき制御電極を有する制御半導体装置に関する。
（以下ＧＴＯサイリスタと記す）のような電気的にトリ
ガーすべき制御電極を有する制御半導体装置に関する。
半導体基体上の制御電極、例えばゲート電極にゲートリ
ードを接続する方式としてはろう付けによる方式のほか
に信頼性を高くするために加圧接触する方式が採用され
ている。この加圧接触ゲート構造においては、第２図に
示すセンタゲート構造、第３図に示す中間リングゲート
構造および第４図に示す外周リングゲート構造が採用さ
れている。ＧＴＯサイリスクのようにターンオフ動作時
にゲート電極には一時的に大電流が流れるような半４体
においては、ゲート電極リード接触部分を広く設け、ゲ
ートに流れる時の横方向の電圧降下等を極力小さくしよ
うとしている。第２図について説明すると、ＣＴＯサイ
リスタシリコン基板１のカソード電極には銀などの接触
電極板２を介してカソードポスト３１が、アノード電橋
にはアノードポスト３２が外部からの圧力により接触す
るようになっており、両ポスト３１．３２は絶縁気密環
４に可撓性フランジ５１．５２を介して結合されている
。
ードを接続する方式としてはろう付けによる方式のほか
に信頼性を高くするために加圧接触する方式が採用され
ている。この加圧接触ゲート構造においては、第２図に
示すセンタゲート構造、第３図に示す中間リングゲート
構造および第４図に示す外周リングゲート構造が採用さ
れている。ＧＴＯサイリスクのようにターンオフ動作時
にゲート電極には一時的に大電流が流れるような半４体
においては、ゲート電極リード接触部分を広く設け、ゲ
ートに流れる時の横方向の電圧降下等を極力小さくしよ
うとしている。第２図について説明すると、ＣＴＯサイ
リスタシリコン基板１のカソード電極には銀などの接触
電極板２を介してカソードポスト３１が、アノード電橋
にはアノードポスト３２が外部からの圧力により接触す
るようになっており、両ポスト３１．３２は絶縁気密環
４に可撓性フランジ５１．５２を介して結合されている
。
第２図に示すセンタゲート構造では、主表面に分割配置
されたカソード電極を取り囲むゲート電極６の中心部に
ゲートリード７の先端が加圧接触するように、カソード
ポスト３１の中心に設けられた溝部分に収容されたばね
部材８が絶縁部材９を介してゲートリードの先端を押圧
している。ゲートリードの他方の端部は外部引出し部Ｉ
Ｏにかしめられている。第３図に示す中間リングゲート
構造では半導体基体１の主表面の中央と外周との中間部
に設けられた環状のゲート電極部に対し、環状のゲート
端子１１が環状大口径のばね部材８によって加圧接触す
る。第４図に示す外周リングゲート構造では、絶縁気密
環４の内径部の絶縁ブロック１２に一端が固定されたば
ね式のゲート端子１１が、半導体基体１の主表面の外周
に環状に設けられたゲート電ｉ６に加圧接触する方法を
とっている。
されたカソード電極を取り囲むゲート電極６の中心部に
ゲートリード７の先端が加圧接触するように、カソード
ポスト３１の中心に設けられた溝部分に収容されたばね
部材８が絶縁部材９を介してゲートリードの先端を押圧
している。ゲートリードの他方の端部は外部引出し部Ｉ
Ｏにかしめられている。第３図に示す中間リングゲート
構造では半導体基体１の主表面の中央と外周との中間部
に設けられた環状のゲート電極部に対し、環状のゲート
端子１１が環状大口径のばね部材８によって加圧接触す
る。第４図に示す外周リングゲート構造では、絶縁気密
環４の内径部の絶縁ブロック１２に一端が固定されたば
ね式のゲート端子１１が、半導体基体１の主表面の外周
に環状に設けられたゲート電ｉ６に加圧接触する方法を
とっている。
以上のＧＴＯサイリスタの各構造のうち、第２図に示し
たセンタゲート構造では、例えばゲートリード７を流れ
る電流が１００Ａであるとすると、ゲートリード７の先
端部と半導体基体１の最外周部のゲート電極横方向の電
圧降下は、数百ｍＶにも達する。その結果、ゲートター
ンオフを面内−様にすることができず、ターンオフ破壊
を起こす恐れがある。第３図に示した構造は、そのよう
な電圧降下の増大を防止するために、半導体基体１の中
間部分に環状のゲート電極を設けたものである。
たセンタゲート構造では、例えばゲートリード７を流れ
る電流が１００Ａであるとすると、ゲートリード７の先
端部と半導体基体１の最外周部のゲート電極横方向の電
圧降下は、数百ｍＶにも達する。その結果、ゲートター
ンオフを面内−様にすることができず、ターンオフ破壊
を起こす恐れがある。第３図に示した構造は、そのよう
な電圧降下の増大を防止するために、半導体基体１の中
間部分に環状のゲート電極を設けたものである。
これにより電圧降下は改善されたが、半導体基体１の中
間部分にゲート電極の加圧接触領域を設けたために有効
カソード面積が減少し、電流密度の増大によって順方向
電圧降下の悪化を導いている。
間部分にゲート電極の加圧接触領域を設けたために有効
カソード面積が減少し、電流密度の増大によって順方向
電圧降下の悪化を導いている。
第４図に示した構造も第２ｒＥＪの場合と同様の問題を
有している。
有している。
本発明の課題は、上述した従来の問題を解決し、特性の
良い制御半導体装置を提供することであり、より具体的
には、有効主電極面積の減少をさせずに、制御電極横方
向の電圧降下の低減をさせるに必要な加圧接触構造を具
備した制御半導体装置を提供することにある。
良い制御半導体装置を提供することであり、より具体的
には、有効主電極面積の減少をさせずに、制御電極横方
向の電圧降下の低減をさせるに必要な加圧接触構造を具
備した制御半導体装置を提供することにある。
上述の目的の解決のために、本発明は、半導体基体の一
主表面に分散配置される主電極を取り囲むｆｆｄ［［ｌ
ｌ電極に部分的に接続リードの先端を加圧接触させる制
御半導体装置において、加圧接触領域が半導体基体の前
記主表面の最外周環状部の複数箇所および中央部に存在
するものとする。
主表面に分散配置される主電極を取り囲むｆｆｄ［［ｌ
ｌ電極に部分的に接続リードの先端を加圧接触させる制
御半導体装置において、加圧接触領域が半導体基体の前
記主表面の最外周環状部の複数箇所および中央部に存在
するものとする。
制御電極の加圧接触が半導体基体の中央部と最外周環状
部の双方で行われるので、制御電極横方向の電圧降下は
半減され、制御電流の不均一が改善される。また有効主
電極面積の減少も少ないので電流密度の増大が防止され
る。
部の双方で行われるので、制御電極横方向の電圧降下は
半減され、制御電流の不均一が改善される。また有効主
電極面積の減少も少ないので電流密度の増大が防止され
る。
以下、本発明の一実施例を第１図を引用して説明する。
第１図の従来技術の第２図ないし第４図と共通の部分に
は同一符号を用いである０本実施例において従来例と大
きく異なる点は、ＧＴＯサイリスタ基体１の主表面のゲ
ート電極の中央部と最外周部の数個所から各々独立した
加圧接触によヮてゲートリード７を取り出す構造にある
。この実施例では、ゲート電極の中央部１個所、最外周
部４個所にゲート端子との接触部を有しており、全端子
のゲー）ｔ８ｉへの接触は完全かつ充分に行われている
。この実施例のＧＴＯサイリスタを組立てるには、絶縁
気密環４にフランジ５１を介してろう付けされたカソー
ドポスト３１には、第５図に示すようにあらかじめゲー
ト端子１１を組込むための溝１３が加工されており、そ
の溝にセラミック等で作られた絶縁容器１４を挿入し、
その絶縁容器１４の中にばね部材８と、例えばＡｇ板Ｉ
ＮＩめっきＣｕ板等のような電気良導体金属の板から作
られた第６図に示したようなゲートリード７とを挿入す
る。
は同一符号を用いである０本実施例において従来例と大
きく異なる点は、ＧＴＯサイリスタ基体１の主表面のゲ
ート電極の中央部と最外周部の数個所から各々独立した
加圧接触によヮてゲートリード７を取り出す構造にある
。この実施例では、ゲート電極の中央部１個所、最外周
部４個所にゲート端子との接触部を有しており、全端子
のゲー）ｔ８ｉへの接触は完全かつ充分に行われている
。この実施例のＧＴＯサイリスタを組立てるには、絶縁
気密環４にフランジ５１を介してろう付けされたカソー
ドポスト３１には、第５図に示すようにあらかじめゲー
ト端子１１を組込むための溝１３が加工されており、そ
の溝にセラミック等で作られた絶縁容器１４を挿入し、
その絶縁容器１４の中にばね部材８と、例えばＡｇ板Ｉ
ＮＩめっきＣｕ板等のような電気良導体金属の板から作
られた第６図に示したようなゲートリード７とを挿入す
る。
同時に、このゲートリード７の他端をゲートリード引出
し部１０に挿入してかしめる。さらに、絶縁キャップ１
５に組込まれたゲート端子１１を絶縁容器１４の中に挿
入する。これでゲート部の構造は組上がる。その後、接
触電極板２．半導体基体１およびアノードポスト３２を
積重ね、へりアーク等でフランジ５２の気密溶接を行う
、第１図において、半導体基体ｌの中心位置合わせ部材
および各々の部品の絶縁部材は、図面の簡略化から省略
した。
し部１０に挿入してかしめる。さらに、絶縁キャップ１
５に組込まれたゲート端子１１を絶縁容器１４の中に挿
入する。これでゲート部の構造は組上がる。その後、接
触電極板２．半導体基体１およびアノードポスト３２を
積重ね、へりアーク等でフランジ５２の気密溶接を行う
、第１図において、半導体基体ｌの中心位置合わせ部材
および各々の部品の絶縁部材は、図面の簡略化から省略
した。
本実施例によれば、ターンオフ時の電流引き抜きは、セ
ンタゲートと最外周ゲートに位置したゲート端子１１よ
りゲートリード７を介してゲートリード外部取り出し部
１０へと電流引き抜きが行われる。半導体基体１の主表
面のゲート電極上を流れる距離は、中心ゲートおよび最
外周ゲート両方から引き抜かれるために半減し、その結
果横方向電圧降下が低減されることによって面内の電流
しゃ断が均一化され、性能向上が達成された。また、最
外周を有効に使ってのゲート電極構造の採用により、有
効カソード面積の減少をも防止できた。
ンタゲートと最外周ゲートに位置したゲート端子１１よ
りゲートリード７を介してゲートリード外部取り出し部
１０へと電流引き抜きが行われる。半導体基体１の主表
面のゲート電極上を流れる距離は、中心ゲートおよび最
外周ゲート両方から引き抜かれるために半減し、その結
果横方向電圧降下が低減されることによって面内の電流
しゃ断が均一化され、性能向上が達成された。また、最
外周を有効に使ってのゲート電極構造の採用により、有
効カソード面積の減少をも防止できた。
さらに、各々のゲート端子１１は、各々独立した加圧接
触構造のため、半導体基体１の反り２曲がり等形状に左
右されず、良好な接触状態を維持させることが可能とな
り、接触信鯨性の向上にも高い効果が生まれている。
触構造のため、半導体基体１の反り２曲がり等形状に左
右されず、良好な接触状態を維持させることが可能とな
り、接触信鯨性の向上にも高い効果が生まれている。
本発明によれば、特に大口径の半導体基体の主表面に分
散配置される主電極をとり囲み、主電極に流れる主電流
を制御するための制御電極と接続リードとの間の加圧接
触を、半導体基体の中央部と最外周環状部の複数個所と
において行うことにより、制御電極を横方向に流れる制
御電流による電圧降下が半減され、半導体基体全面にお
ける制御の均一性が向上した。また、加圧接触領域を基
体中央部と最外周部におくことにより主電極の面積の減
少が最小限に抑えられ、電流密度の増大による順方向電
圧降下の上昇も防止できた。
散配置される主電極をとり囲み、主電極に流れる主電流
を制御するための制御電極と接続リードとの間の加圧接
触を、半導体基体の中央部と最外周環状部の複数個所と
において行うことにより、制御電極を横方向に流れる制
御電流による電圧降下が半減され、半導体基体全面にお
ける制御の均一性が向上した。また、加圧接触領域を基
体中央部と最外周部におくことにより主電極の面積の減
少が最小限に抑えられ、電流密度の増大による順方向電
圧降下の上昇も防止できた。
第１図は本発明の一実施例のＧＴＯサイリスタの断面図
、第２図、第３図、第４図はそれぞれ異なるゲート端子
加圧接触構造をもつ従来のＧＴＯサイリスタの断面図、
第５図は第１図に示したＧＴｏサイリスタのカソードポ
ストの平面図、第６図は同じくゲートリードの平面図で
ある。 １：ＧＴＯサイリスタ基体、３１：カソードポスト、３
２；アノードポスト、７ ：ゲートリード、８：ばね部
材、１１：ゲート端子、１３：溝。 第１図 第２図 第４図
、第２図、第３図、第４図はそれぞれ異なるゲート端子
加圧接触構造をもつ従来のＧＴＯサイリスタの断面図、
第５図は第１図に示したＧＴｏサイリスタのカソードポ
ストの平面図、第６図は同じくゲートリードの平面図で
ある。 １：ＧＴＯサイリスタ基体、３１：カソードポスト、３
２；アノードポスト、７ ：ゲートリード、８：ばね部
材、１１：ゲート端子、１３：溝。 第１図 第２図 第４図
Claims (1)
- １）半導体基体の一主表面に分散配置される主電極をと
り囲む制御電極に部分的に接続リードの先端を加圧接触
させるものにおいて、加圧接触領域が半導体基体の前記
主表面の最外周環状部の複数個所および中央部に存在す
ることを特徴とする制御半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20147888A JPH0251275A (ja) | 1988-08-12 | 1988-08-12 | 制御半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20147888A JPH0251275A (ja) | 1988-08-12 | 1988-08-12 | 制御半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0251275A true JPH0251275A (ja) | 1990-02-21 |
Family
ID=16441736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20147888A Pending JPH0251275A (ja) | 1988-08-12 | 1988-08-12 | 制御半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0251275A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042663A1 (fr) * | 1999-01-18 | 2000-07-20 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur colle par compression |
| EP1475832A1 (de) * | 2003-05-05 | 2004-11-10 | ABB Technology AG | Druckkontaktierbares Leistungshalbleitermodul |
-
1988
- 1988-08-12 JP JP20147888A patent/JPH0251275A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042663A1 (fr) * | 1999-01-18 | 2000-07-20 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur colle par compression |
| US6465881B1 (en) | 1999-01-18 | 2002-10-15 | Mitsubishi Denki Kabushiki Kaisha | Compression bonded type semiconductor device |
| EP1475832A1 (de) * | 2003-05-05 | 2004-11-10 | ABB Technology AG | Druckkontaktierbares Leistungshalbleitermodul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| KR100305227B1 (ko) | 턴오프고전력반도체컴포넌트 | |
| JPS6393126A (ja) | 半導体装置 | |
| GB2135824A (en) | Semiconductor device | |
| EP0194946A2 (en) | Pressurized contact type double gate static induction thyristor | |
| US5043795A (en) | Semiconductor device | |
| US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
| JPH0251275A (ja) | 制御半導体装置 | |
| JPS6156628B2 (ja) | ||
| JPS6154262B2 (ja) | ||
| JPS5999769A (ja) | 半導体装置 | |
| US6339231B1 (en) | Gate commutated turn-off thyristor module | |
| JP2809998B2 (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| JP2006100481A (ja) | 半導体装置 | |
| JPH02126676A (ja) | 半導体装置 | |
| JP3351537B2 (ja) | 圧接型半導体装置 | |
| JPH039622B2 (ja) | ||
| JP3375812B2 (ja) | 圧接型半導体装置及び半導体素子 | |
| JPS6115587B2 (ja) | ||
| JPH0543474Y2 (ja) | ||
| JPH06342872A (ja) | 半導体装置 | |
| KR100198993B1 (ko) | 반도체 패키지공정 및 패키지장치 | |
| JPH03285357A (ja) | 半導体装置 | |
| JP2944247B2 (ja) | 半導体装置 | |
| JPS5895865A (ja) | ゲ−トタ−ンオフサイリスタ |