JPH02126676A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02126676A JPH02126676A JP28076388A JP28076388A JPH02126676A JP H02126676 A JPH02126676 A JP H02126676A JP 28076388 A JP28076388 A JP 28076388A JP 28076388 A JP28076388 A JP 28076388A JP H02126676 A JPH02126676 A JP H02126676A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- contact
- semiconductor substrate
- outermost periphery
- central part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲートターンオフサイリスタ （以下ＧＴＯ
サイリスタと記す）のように半導体基体の一表面に電気
的にトリガーするための制御電極を有し、その制御電極
に対し制御リードの先端の端子が加圧接触される半導体
装置に関する。
サイリスタと記す）のように半導体基体の一表面に電気
的にトリガーするための制御電極を有し、その制御電極
に対し制御リードの先端の端子が加圧接触される半導体
装置に関する。
ＧＴ○サイリスクのようにターンオフ動作時に・ゲート
電極には一時的に大電流が流れるような半導体において
は、ゲート電極とゲート端子との接続を信銀性を高める
ために加圧接触とし、接触部分を広く設け、ゲートに流
れる時の横方向の電圧降下環を極力小さくしようとして
いる。第２図は従来行われているリングゲート構造の断
面図である。半導体基体１の主表面には図示しないが分
割配置されたカソード電極とそのカソード電極をとり囲
むようにゲート電極が配置されている。カソード電極に
は接触電橋板２を介してカソードボスト３が、半導体基
体１の裏面のアノード電極にはアノードポスト４が当接
し、両ポストは絶縁気密環５とフランジ５１によって可
撓的に結合されている。ゲートリードのゲート電極との
接続は、カソードボスト３に設けられたリング状溝部分
にり一ド８の先端の環状端子９を挿入し、絶縁部材７１
によって位置を固定し、絶縁部材７２を介してリング状
大口径ばね部材６によって端子９を半導体基体１のゲー
ト電極に加圧接触させる構造が用いられている。ゲート
リード８の絶縁環５がら引出された先端には外部接続端
子８１が設けられている。
電極には一時的に大電流が流れるような半導体において
は、ゲート電極とゲート端子との接続を信銀性を高める
ために加圧接触とし、接触部分を広く設け、ゲートに流
れる時の横方向の電圧降下環を極力小さくしようとして
いる。第２図は従来行われているリングゲート構造の断
面図である。半導体基体１の主表面には図示しないが分
割配置されたカソード電極とそのカソード電極をとり囲
むようにゲート電極が配置されている。カソード電極に
は接触電橋板２を介してカソードボスト３が、半導体基
体１の裏面のアノード電極にはアノードポスト４が当接
し、両ポストは絶縁気密環５とフランジ５１によって可
撓的に結合されている。ゲートリードのゲート電極との
接続は、カソードボスト３に設けられたリング状溝部分
にり一ド８の先端の環状端子９を挿入し、絶縁部材７１
によって位置を固定し、絶縁部材７２を介してリング状
大口径ばね部材６によって端子９を半導体基体１のゲー
ト電極に加圧接触させる構造が用いられている。ゲート
リード８の絶縁環５がら引出された先端には外部接続端
子８１が設けられている。
以上のゲート構造を有する従来型ＧＴＯサイリスタでは
、半導体基体１の外周と中央の中間部分に環状ゲート電
極を設けたために有効カソード面積が減少し、電流密度
の増大によって順方向電圧降下の悪化を導いている。さ
らに、ゲート電極と環状ゲート端子との加圧接触は、垂
直な加圧が維持できなければ均一な接触が達成されない
、垂直加圧でなければゲート電極の接触部分の異常接触
、すなわち片押しを起こし、ターンオフ時の電流弓き抜
きの不完全さによる破壊、あるいは片押しによる耐圧劣
化による破壊が起こる危険性が高い。
、半導体基体１の外周と中央の中間部分に環状ゲート電
極を設けたために有効カソード面積が減少し、電流密度
の増大によって順方向電圧降下の悪化を導いている。さ
らに、ゲート電極と環状ゲート端子との加圧接触は、垂
直な加圧が維持できなければ均一な接触が達成されない
、垂直加圧でなければゲート電極の接触部分の異常接触
、すなわち片押しを起こし、ターンオフ時の電流弓き抜
きの不完全さによる破壊、あるいは片押しによる耐圧劣
化による破壊が起こる危険性が高い。
本発明の課題は、上述した従来の欠点を解決し、特性の
よい半導体装置を提供することであり、より具体的には
、有効主電極面積の減少を少なくし、制御リードの先端
端子と制御電極の加圧接触を均一にし、制御電極横方向
の電圧降下を低減させることのできる制御電極接続構造
を具備した半導体装置を提供することにある。
よい半導体装置を提供することであり、より具体的には
、有効主電極面積の減少を少なくし、制御リードの先端
端子と制御電極の加圧接触を均一にし、制御電極横方向
の電圧降下を低減させることのできる制御電極接続構造
を具備した半導体装置を提供することにある。
上記の課題の解決のために、本発明は、半導体基体の一
主表面に分散配置される主電極をとり囲む制′ａ電極に
部分的に接続リードの先端の端子を加圧接触させる半導
体装１において、加圧接触領域が半導体基体の前記主表
面の最外周環状部の複数個所および中央部に存在し、接
続リードの端子の接触面が曲面であるものとする。
主表面に分散配置される主電極をとり囲む制′ａ電極に
部分的に接続リードの先端の端子を加圧接触させる半導
体装１において、加圧接触領域が半導体基体の前記主表
面の最外周環状部の複数個所および中央部に存在し、接
続リードの端子の接触面が曲面であるものとする。
制御電極の加圧接触が半導体基体の中央部と最外周環状
部の複数個所の双方で行われるので、制御電極横方向の
電圧降下は半減され、制御能力が向上する。また、全面
に制御端子が加圧接触する環状制御電極を設ける場合に
比し、有効主電極面積の減少も少ない、さらに接続リー
ドの先端の端子の接触面が曲面であるため加圧接触が均
一に行われ、制御電極との接続の信頬性が向上する。
部の複数個所の双方で行われるので、制御電極横方向の
電圧降下は半減され、制御能力が向上する。また、全面
に制御端子が加圧接触する環状制御電極を設ける場合に
比し、有効主電極面積の減少も少ない、さらに接続リー
ドの先端の端子の接触面が曲面であるため加圧接触が均
一に行われ、制御電極との接続の信頬性が向上する。
第１図（ａ）、Ｑ））は本発明の一実施例のＧＴＯサイ
リスクを示し、第２図と同じ目的をもつ部分には同一の
符号が付されている。第１図ｉａ）は断面図であり、第
１図中）はカソードボストの下面図である。
リスクを示し、第２図と同じ目的をもつ部分には同一の
符号が付されている。第１図ｉａ）は断面図であり、第
１図中）はカソードボストの下面図である。
本実施例において、第２図の従来例と異なる点は、半導
体基体１の中心部と最−外周部にゲート電極があり、最
外周部の複数個所（この場合は４個所）と中心個所でゲ
ートリード半導体装置の先端の端子９が接触しているこ
とである。このような半導体装置の組立方法は次の通り
である。絶縁気密環５にろう接されたカソードポスト３
には第１図中）に示すようなあらかじめゲート端子９を
組込むための溝３１が加工されており、その溝の５個所
にセラミック等で作ら”れた絶縁容器７３を嵌めこみ、
その絶縁容器７３の中にばね部材６．ｗＡ縁部材７２，
４蜘奔善体凄１の順に、次いで、例えば＾ｇ、＾ｇめつ
きＣｕ＋ ＡｕめっきＣｕ等の材料で作られた第３図に
示すようなゲートリード８の他端をゲートリード引き出
し部８１に挿入しながら絶縁容器７３の中にセットし、
さらに絶縁キャンプ７１に組込まれたゲート端子９を絶
縁容器７３の中に挿入する。これでゲート部の構造は組
み上がる。その後カソードポスト３上に接触電極ｖｉ２
．半２゜基体ｌおよびアノードポスト４を積重ね、フラ
ンジ５１をへりアーク等で気密溶接する。これにより、
ゲートリード８とゲート端子９の間、ゲート端子９と図
示しないゲート電極の間にはばね部材６の圧力により加
圧接触が行われる。カソードボスト３およびアノードポ
ストと半導体基体電橋との間の加圧接触は、外部からの
圧力によりはじめて行われる。
体基体１の中心部と最−外周部にゲート電極があり、最
外周部の複数個所（この場合は４個所）と中心個所でゲ
ートリード半導体装置の先端の端子９が接触しているこ
とである。このような半導体装置の組立方法は次の通り
である。絶縁気密環５にろう接されたカソードポスト３
には第１図中）に示すようなあらかじめゲート端子９を
組込むための溝３１が加工されており、その溝の５個所
にセラミック等で作ら”れた絶縁容器７３を嵌めこみ、
その絶縁容器７３の中にばね部材６．ｗＡ縁部材７２，
４蜘奔善体凄１の順に、次いで、例えば＾ｇ、＾ｇめつ
きＣｕ＋ ＡｕめっきＣｕ等の材料で作られた第３図に
示すようなゲートリード８の他端をゲートリード引き出
し部８１に挿入しながら絶縁容器７３の中にセットし、
さらに絶縁キャンプ７１に組込まれたゲート端子９を絶
縁容器７３の中に挿入する。これでゲート部の構造は組
み上がる。その後カソードポスト３上に接触電極ｖｉ２
．半２゜基体ｌおよびアノードポスト４を積重ね、フラ
ンジ５１をへりアーク等で気密溶接する。これにより、
ゲートリード８とゲート端子９の間、ゲート端子９と図
示しないゲート電極の間にはばね部材６の圧力により加
圧接触が行われる。カソードボスト３およびアノードポ
ストと半導体基体電橋との間の加圧接触は、外部からの
圧力によりはじめて行われる。
第４図（ａｌ、 （ｂ）、 （Ｃ）は本発明の実施例に
おけるゲート端子９の３種類の形状を示す。いずれ２も
端子のゲート電極との接触面がＲを付した曲面９１とな
っている。
おけるゲート端子９の３種類の形状を示す。いずれ２も
端子のゲート電極との接触面がＲを付した曲面９１とな
っている。
本実施例のＧＴＯサイリスタにおいては、ターンオフ時
の電流引き抜きは、中心部と最外周部の複数個所とのゲ
ート端子９により半導体基体１のゲート電極からゲート
リード８を通して行われる。
の電流引き抜きは、中心部と最外周部の複数個所とのゲ
ート端子９により半導体基体１のゲート電極からゲート
リード８を通して行われる。
また各ゲート端子９は、個ケに独立した加圧接触構造を
有し、かつ接触面が曲面９１となっているため、組立部
品の非平行等に左右されず、いずれもゲート電極との間
に良好な接触状態を維持する。
有し、かつ接触面が曲面９１となっているため、組立部
品の非平行等に左右されず、いずれもゲート電極との間
に良好な接触状態を維持する。
従って半導体基体１の面内の電流遮断状態は均一化され
、性能向上が達成される。
、性能向上が達成される。
本発明によれば、特に大口径の半導体基体の主表面に分
散配置される主電極をとり囲み、主電極に流れる主電流
を制御するための制ｍｌ極と接続リードとの間の加圧接
触を、半導体基体の中央部と最外周環状部の複数個所と
において行うことにより、制？１′Ｉｌ電極を横方向に
流れる制御電流による電圧降下が半減され、半導体基体
全面における制ｊＨの均一性が向上した。また、加圧接
触領域を基体中央部と最外周部におくことにより主電極
の面積の減少が最小限に抑えられ、電流密度の増大によ
る順方向電圧降下の上昇も防止できた。
散配置される主電極をとり囲み、主電極に流れる主電流
を制御するための制ｍｌ極と接続リードとの間の加圧接
触を、半導体基体の中央部と最外周環状部の複数個所と
において行うことにより、制？１′Ｉｌ電極を横方向に
流れる制御電流による電圧降下が半減され、半導体基体
全面における制ｊＨの均一性が向上した。また、加圧接
触領域を基体中央部と最外周部におくことにより主電極
の面積の減少が最小限に抑えられ、電流密度の増大によ
る順方向電圧降下の上昇も防止できた。
さらに接続リードの先端の端子の接触面を曲面とするこ
とにより、端子と制御電橋との間の加圧接触の信頼性も
向上した。
とにより、端子と制御電橋との間の加圧接触の信頼性も
向上した。
第１図（ａｌ、（ｂｌは本発明の一実施例のＧＴＯサイ
リスクを示し、（ａｌは断面図、 （ｂｌはカソードボ
ストの下面図、第２図は従来のＧＴＯサイリスタの断面
図、第３図は本発明の一実施例のゲートリードの平面図
、第４図（ａｌ、 （ｂｌ、 （Ｃ１は本発明の実施例
のゲート端子の３種類の形状を示す断面図である。 ■＝半導体基体、２：接触電極板、３：カソードポスト
、４ニアノードボスト、５：絶縁気密環、６：ばね部材
、８：ゲートリード、９：ゲート端子、９１：曲面。 第１図 第２図 第３圀 ｑ／ａ面 （ａン ’？１ （ｂ） 第４図 ｑノ （Ｃ）
リスクを示し、（ａｌは断面図、 （ｂｌはカソードボ
ストの下面図、第２図は従来のＧＴＯサイリスタの断面
図、第３図は本発明の一実施例のゲートリードの平面図
、第４図（ａｌ、 （ｂｌ、 （Ｃ１は本発明の実施例
のゲート端子の３種類の形状を示す断面図である。 ■＝半導体基体、２：接触電極板、３：カソードポスト
、４ニアノードボスト、５：絶縁気密環、６：ばね部材
、８：ゲートリード、９：ゲート端子、９１：曲面。 第１図 第２図 第３圀 ｑ／ａ面 （ａン ’？１ （ｂ） 第４図 ｑノ （Ｃ）
Claims (1)
- １）半導体基体の一主表面に分散配置される主電極をと
り囲む制御電極に部分的に接続リードの先端の端子を加
圧接触させるものにおいて、加圧接触領域が半導体基体
の前記主表面の最外周環状部の複数個所および中央部に
存在し、接続リードの端子の接触面が曲面であることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28076388A JPH02126676A (ja) | 1988-11-07 | 1988-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28076388A JPH02126676A (ja) | 1988-11-07 | 1988-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02126676A true JPH02126676A (ja) | 1990-05-15 |
Family
ID=17629616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28076388A Pending JPH02126676A (ja) | 1988-11-07 | 1988-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02126676A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641976A (en) * | 1994-02-23 | 1997-06-24 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device with axial bias and radial restraint between a distortion buffer plate and a semiconductor body |
-
1988
- 1988-11-07 JP JP28076388A patent/JPH02126676A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641976A (en) * | 1994-02-23 | 1997-06-24 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device with axial bias and radial restraint between a distortion buffer plate and a semiconductor body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| US5345096A (en) | Turn-off high-power semiconductor component with low inductive housing | |
| EP0746021A2 (en) | Compression bonded type semiconductor element and manufacturing method for the same | |
| EP0159797A2 (en) | Thyristor device and process for producing it | |
| US4673961A (en) | Pressurized contact type double gate static induction thyristor | |
| GB2135824A (en) | Semiconductor device | |
| KR940008217B1 (ko) | 전력용 압접형 반도체장치 | |
| JP2002222916A (ja) | 圧接型半導体装置 | |
| JPH02126676A (ja) | 半導体装置 | |
| DE4011275A1 (de) | Halbleiterbauelement | |
| JPH07201908A (ja) | 集積構造パッドアセンブリ及びその製造方法 | |
| US20070274020A1 (en) | Electrostatic Chuck And Chuck Base Having Cooling Path For Cooling Wafer | |
| JPS5999769A (ja) | 半導体装置 | |
| JPH0251275A (ja) | 制御半導体装置 | |
| US6452335B1 (en) | Field emission type cold-cathode electron gun with focusing electrode | |
| JP3351537B2 (ja) | 圧接型半導体装置 | |
| JPH039622B2 (ja) | ||
| KR100198993B1 (ko) | 반도체 패키지공정 및 패키지장치 | |
| JPH0543474Y2 (ja) | ||
| JPS63173363A (ja) | 半導体装置 | |
| JPH03285357A (ja) | 半導体装置 | |
| JPS6279669A (ja) | 半導体装置 | |
| CN110767643A (zh) | 一种电气器件 | |
| JPS60111444A (ja) | 加圧接触型半導体装置 | |
| JPH03290964A (ja) | ゲートターンオフサイリスタ |