JPH0248964B2 - Deisukudeetanoyomidashikairo - Google Patents

Description

【発明の詳細な説明】 この発明は、デイスクデータの読み出し回路に
関するものであり、更に詳しくは、デイスクデー
タのエラー検出機能を具備した読み出し回路に関
するものである。

従来、フロツピーデイスク装置におけるデータ
の読み出しは、第１図に示すような回路により行
なわれている。即ち、デイスク上の磁気データ
は、磁気ヘツド１によつて、電気信号に変換され
る。この電気信号は、プリアンプ２によつて増幅
された後、ローパスフイルタ３で高域のノイズを
除去される。ローパスフイルタ３の出力信号は、
微分アンプ４によつて微分される。ここで、微分
とは、微分アンプ４に入力された電気信号である
デイスクデータのピーク部分が零（ゼロ）となる
ような微分である。

このようにして、微分された信号は、比較回路
５に入力され、前述の微分によつてゼロとされた
点をデータとするような比較動作が行なわれ、こ
れによりデイスクデータはデイジタル化され出力
される。

ところで、このような回路を持つ従来のフロツ
ピーデイスク装置における読み出しデータのエラ
ーチエツクは、CRC（Cyclic Redundancy
Check）という手法により、行なわれていた。こ
の手法は、磁気ヘツド１から出力される信号の振
幅には、無関係とし、デイジタル化された信号の
みをエラーチエツクの対象としている。つまり、
タイミングエラーについてのチエツクである。

従つて、例えばデイスクに欠陥が生じて、出力
信号の振幅に低下を生じても、デイジタル信号と
してのエラーとならぬ時には、デイスクに欠陥の
あることは知り得ない。このために、CRCの手
法によつて、エラーと判明したときは、デイジタ
ルがエラーとなつてしまつているので、回復不可
能となつてしまう。

本発明は、このような欠点に鑑みなされたもの
である。それ故、本発明の目的は、デイスクから
読み出されるデータの振幅に異常が生じた段階で
これを検出し、デイジタルデータのエラーを未然
に防止するようにしたデイスクデータの読み出し
回路を提供することである。

以下、本発明の実施例を詳しく説明する。

第２図は、本発明の実施例を示すブロツク図で
ある。この実施例においては、微分アンプ４の出
力側へ並列にＤ／Ａコンバータ６が接続され、微
分アンプ４の出力信号及びＤ／Ａコンバータ６の
出力信号は、共に比較回路５に入力されるように
構成されている。

ここでＤ／Ａコンバータ６は、後述するシステ
ムから、例えば８ビツトのデイジタルデータを与
えられ、これをアナログ信号として出力するもの
である。この場合アナログ信号とは一定のレベル
を有する電圧であり、デイジタル信号が８ビツト
であれば最大2⁸通りのレベルを出力しうるもので
ある。

通常、Ｄ／Ａコンバータ６から出力信号を出力
しないときは、第３図に示すように微分アンプ４
の出力信号が0Vとなる毎に、比較回路５の出力
信号が反転して、この反転時の“立上がり”“立
下がり”の部分がデータとなる。ところで、Ｄ／
Ａコンバータ６の出力線６１，６２には、それぞ
れコンプリメンタリーな電圧値が出力されるよう
に構成されるから、例えば、この出力電圧値を、
第３図の微分アンプ４の出力信号の値（ピーク−
0V）にすると、比較回路５には、最小値が0Vで
あり第３図の微分アンプ４の出力波形が入力され
る。この結果、比較回路５からは出力データが得
られない。また、Ｄ／Ａコンバータ６の出力電圧
値を変動させると、微分アンプ４の出力波形が上
下する。

このような読み出し回路は、第４図に示すよう
なシステムに設けられ運用される。

即ち、中央処理装置（以下、CPUと称す）４
１は、バス４２に接続され、また、バス４２には
入力ポート４３とデータバツフア４４とが接続さ
れる。更に入力ポート４３はフロツピーデイスク
コントローラ４５及び第２図に示した読み出し回
路４６に接続され、フロツピーデイスクコントロ
ーラ４５、読み出し回路４６からデータを受け取
る。フロツピーデイスクコントローラ４５は、本
発明には直接関係しないが、フロツピーデイスク
装置全体の制御を行うプロセツサ機能を持つ。デ
ータバツフア４４には、CPU４１が転送する
Ｄ／Ａコンバータ６へのデイジタルデータが格納
される。本実施例では、Ｄ／Ａコンバータ６を８
ビツト入力としたので、データバツフア４４は８
ビツト用とする。

以上説明したシステムが運用されて、読み出し
回路４６が動作する様子を以下に説明する。

さて、フロツピーデイスク装置のチエツクモー
ドになつたとすると、CPU４１はＤ／Ａコンバ
ータ６をリセツトし、その出力電圧を０としてお
く。そしてデイスクのインデクス（デイスク１回
転に対し１パルスが装置より得られる）をスター
トポイントにするような操作を、フロツピーデイ
スクコントローラ４５はCPU４１の命令によつ
て行い、更にデイスクから１周分のデータを読み
出す。このデータは、入力ポート４３を介して
CPU４１へ読み取られる。１周が終ると、所定
のデータがデータバツフア４４に、CPU４１か
ら転送される。このデータに基づく電圧をＤ／Ａ
コンバータ６は出力し、同時にデイスクが１周さ
れる。また、読み出されたデータがCPU４１に
よつて入力ポート４３を介して読み取られる。同
様に、CPU４１は、次々にデイジタルをデータ
バツフア４４を介してＤ／Ａコンバータに与え、
１周ごとに読み出されるデータを入力ポート４３
より取り込む。

このような動作過程において、CPU４１の出
力するデータによつてＤ／Ａコンバータ６の出力
値が徐々に上昇してゆくにつれて、あるレベル
で、入力ポートにデイスクデータが全く与えられ
なくなる。この点が、微分アンプ４の出力値
（0V to Peak）とＤ／Ａコンバータの出力値が
一致した点である。デイスクに存在すべきピツト
数のデータ全てが与えられる点も、Ｄ／Ａコンバ
ータの出力に応じて判断できる。

即ち、CPU４１はこのように得られたデータ
より、微分アンプ４の出力信号の振幅の大きさを
計算し、デイスクに欠陥が生じていないかどうか
判断し、もし、欠陥があるときはこれを知らせ
る。

ここで、デイスクの振幅の大きさは、入力ポー
トにデイスクデータが与えられなくなつたとき
の、Ｄ／Ａコンバータ６へのデイジタルデータと
正常時のデイジタルデータとの比較をすれば判明
する。

このように、本発明の回路を用いれば、データ
の振幅からデイスク等の欠陥を監視できる。この
ため、デイジタルデータのエラーとなる前に欠陥
に気づき、適切な対応を取ることが可能である。

尚、異常と判断するのは、振幅がある程度小さ
くなつたときで、この値はCPUに与えておけば
良い。

このようなエラーを未然に防止する回路は、デ
ータの記憶間隔の狭い倍密度フロツピーデイスク
装置にとつては、エラー発生確率（つまり、振幅
が小となつて微分回路からの出力に凹凸がなくな
りエラーとなる率）の点から特に有効である。

【図面の簡単な説明】

第１図は、従来例を説明するためのブロツク
図、第２図は本発明を説明するためのブロツク
図、第３図は本発明の要部の動作を説明するため
の波形図、第４図は本発明が適用されるシステム
の例を示すブロツク図である。 ４……微分アンプ、５……比較回路、６……
Ｄ／Ａコンバータ。

Claims (1)

1. 【特許請求の範囲】 １ デイスクから読み出した読出しデータを微分
   アンプで前記データのピークが零となるような微
   分をし、この後、該零の点を比較回路でデイジタ
   ルデータとする回路の、 前記微分アンプと前記比較回路との間に、微分
   アンプと並列にＤ／Ａコンバータを接続し、この
   Ｄ／Ａコンバータに適切なデータを与えて前記読
   出しデータのエラーを検査することを特徴とする
   デイスクデータの読み出し回路。