JPH0247855B2 - - Google Patents
Info
- Publication number
- JPH0247855B2 JPH0247855B2 JP57135340A JP13534082A JPH0247855B2 JP H0247855 B2 JPH0247855 B2 JP H0247855B2 JP 57135340 A JP57135340 A JP 57135340A JP 13534082 A JP13534082 A JP 13534082A JP H0247855 B2 JPH0247855 B2 JP H0247855B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- contact
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000903 blocking effect Effects 0.000 claims description 16
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
(イ) 発明の技術分野
本発明はトランジスタ、特にメツシユエミツタ
構造を有するトランジスタの改良に関する。
構造を有するトランジスタの改良に関する。
(ロ) 従来技術
トランジスタの電流容量の増大を図る構造とし
てメツシユエミツタ構造が考えられた。メツシユ
エミツタ構造とは第１図に示す如く、Ｎ型の半導
体基板より成るコレクタ領域１、Ｐ型のベース領
域２、メツシユ状のエミツタ領域３があり、エミ
ツタ領域３内には丸形のベースコンタクト領域４
が多数点在している。エミツタ電極はメツシユ状
のエミツタ領域(3)にオーミツク接触し、ベース電
極は各ベースコンタクト領域４にオーミツク接触
している。
てメツシユエミツタ構造が考えられた。メツシユ
エミツタ構造とは第１図に示す如く、Ｎ型の半導
体基板より成るコレクタ領域１、Ｐ型のベース領
域２、メツシユ状のエミツタ領域３があり、エミ
ツタ領域３内には丸形のベースコンタクト領域４
が多数点在している。エミツタ電極はメツシユ状
のエミツタ領域(3)にオーミツク接触し、ベース電
極は各ベースコンタクト領域４にオーミツク接触
している。
斯上の構造ではメツシユ状エミツタ領域３によ
りエミツタ面積の増大のみを図ることができるの
で、同一エミツタ面積を得るチツプ面積の縮小に
役立つ。
りエミツタ面積の増大のみを図ることができるの
で、同一エミツタ面積を得るチツプ面積の縮小に
役立つ。
しかしながら斯るエミツタメツシユ構造のトラ
ンジスタではベース電極の接触しているベースコ
ンタクト領域４を活性なエミツタ領域３で囲んで
いるので、表面で二次降伏する欠点があつた。
ンジスタではベース電極の接触しているベースコ
ンタクト領域４を活性なエミツタ領域３で囲んで
いるので、表面で二次降伏する欠点があつた。
(ハ) 発明の開示
本発明は斯上した欠点に鑑みてなされ、環状電
流阻止領域５をベースコンタクト領域４に設ける
ことにより、二次降伏耐量の大きいエミツタメツ
シユ構造のトランジスタを実現することを目的と
する。
流阻止領域５をベースコンタクト領域４に設ける
ことにより、二次降伏耐量の大きいエミツタメツ
シユ構造のトランジスタを実現することを目的と
する。
(ニ) 発明の実施例
本発明に依るトランジスタは第２図に示す如
く、Ｎ型の半導体基板より成るコレクタ領域１、
Ｐ型のベース領域２、Ｎ型のメツシユ状のエミツ
タ領域３で構成され、エミツタ領域３内には丸形
のベースコンタクト領域４が多数点在され、更に
本発明の特徴とするＮ型の環状電流阻止領域５を
各ベースコンタクト領域４内に形成する。
く、Ｎ型の半導体基板より成るコレクタ領域１、
Ｐ型のベース領域２、Ｎ型のメツシユ状のエミツ
タ領域３で構成され、エミツタ領域３内には丸形
のベースコンタクト領域４が多数点在され、更に
本発明の特徴とするＮ型の環状電流阻止領域５を
各ベースコンタクト領域４内に形成する。
環状電流阻止領域５は例えば直径200μのベー
スコンタクト領域４内に30μほぼ離間させて20μ
巾に形成する。この結果環状電流阻止領域５内に
は直径100μのベースコンタクト領域４が確保で
きる。なお環状電流阻止領域５はエミツタ領域３
と同時に拡散形成すれば良い。
スコンタクト領域４内に30μほぼ離間させて20μ
巾に形成する。この結果環状電流阻止領域５内に
は直径100μのベースコンタクト領域４が確保で
きる。なお環状電流阻止領域５はエミツタ領域３
と同時に拡散形成すれば良い。
ベース電極６は第３図に示す如く、環状電流阻
止領域５内のベースコンタクト領域４に、環状電
流阻止領域５およびその中のベースコンタクト領
域４の両者にオーミツク接触させる。
止領域５内のベースコンタクト領域４に、環状電
流阻止領域５およびその中のベースコンタクト領
域４の両者にオーミツク接触させる。
斯上した本発明のメツシユエミツタ構造のトラ
ンジスタに依れば、ベース電極６からのベース電
流は環状電流阻止領域５により規制されてエミツ
タ領域３の表面部分には流れず、エミツタ領域３
底面に流れる。この結果エミツタ領域３の側面は
不活性となり、二次降伏耐量を大巾に向上でき
る。第４図は二次降伏耐量を示す特性図であり、
Ｘ軸にCB間逆バイアス電位（VCB）、Ｙ軸にPN
接合の温度による立ち上がり電圧の変動（ΔVBE）
を採つている。第４図に於いて実線で示す本発明
の特性は点線で示す従来のものに比較して約２倍
にその二次降伏耐量を拡大している。また、エミ
ツタ領域３と環状電流阻止領域５とはエミツタ拡
散により同時形成されるので、両者はマスクずれ
の影響を受けず正確な位置合せが可能であり、さ
らにベース電極６のコンタクトホールが拡大され
てベース電極６がベースコンタクト領域４と環状
電流阻止領域５との両方にコンタクトするので、
コンタクト孔形成に多少のマスクずれがあつたと
しても、ベース電極６とベース・エミツタ接合と
の距離は不変でありエミツタ領域３と環状電流阻
止領域５との離間距離で正確に制御される。その
ためベース電極６は四方のベース・エミツタ接合
に対して均一なベースバイアスを与えることがで
き、トランジスタの二次降伏耐量増大に寄与す
る。
ンジスタに依れば、ベース電極６からのベース電
流は環状電流阻止領域５により規制されてエミツ
タ領域３の表面部分には流れず、エミツタ領域３
底面に流れる。この結果エミツタ領域３の側面は
不活性となり、二次降伏耐量を大巾に向上でき
る。第４図は二次降伏耐量を示す特性図であり、
Ｘ軸にCB間逆バイアス電位（VCB）、Ｙ軸にPN
接合の温度による立ち上がり電圧の変動（ΔVBE）
を採つている。第４図に於いて実線で示す本発明
の特性は点線で示す従来のものに比較して約２倍
にその二次降伏耐量を拡大している。また、エミ
ツタ領域３と環状電流阻止領域５とはエミツタ拡
散により同時形成されるので、両者はマスクずれ
の影響を受けず正確な位置合せが可能であり、さ
らにベース電極６のコンタクトホールが拡大され
てベース電極６がベースコンタクト領域４と環状
電流阻止領域５との両方にコンタクトするので、
コンタクト孔形成に多少のマスクずれがあつたと
しても、ベース電極６とベース・エミツタ接合と
の距離は不変でありエミツタ領域３と環状電流阻
止領域５との離間距離で正確に制御される。その
ためベース電極６は四方のベース・エミツタ接合
に対して均一なベースバイアスを与えることがで
き、トランジスタの二次降伏耐量増大に寄与す
る。
(ホ) 産業上の利用可能性
本発明に依ればエミツタメツシユ構造のトラン
ジスタに於いてメツシユエミツタの働きにより大
巾にその電流容量の増加を図れ、且つ環状電流阻
止領域５により二次降伏耐量を大巾に向上でき
る。この結果大電流で高耐圧のパワートランジス
タを実現できる。
ジスタに於いてメツシユエミツタの働きにより大
巾にその電流容量の増加を図れ、且つ環状電流阻
止領域５により二次降伏耐量を大巾に向上でき
る。この結果大電流で高耐圧のパワートランジス
タを実現できる。
第１図は従来例を説明する断面斜視図、第２図
は本発明を説明する断面斜視図、第３図は電極を
形成した本発明のトランジスタを説明する断面
図、第４図は従来および本発明の二次降伏耐量を
説明する特性図である。 １はコレクタ領域、２はベース領域、３はエミ
ツタ領域、４はベースコンタクト領域、５は環状
電流阻止領域、６はベース電極である。
は本発明を説明する断面斜視図、第３図は電極を
形成した本発明のトランジスタを説明する断面
図、第４図は従来および本発明の二次降伏耐量を
説明する特性図である。 １はコレクタ領域、２はベース領域、３はエミ
ツタ領域、４はベースコンタクト領域、５は環状
電流阻止領域、６はベース電極である。
Claims (1)
- 【特許請求の範囲】 １ コレクタ領域、ベース領域およびエミツタ領
域を備え、該エミツタ領域を前記ベース領域のほ
ぼ全面に網目状に形成し、前記ベース領域のコン
タクト領域を前記網目状パターンの各網目の部分
に前記エミツタ領域に取り囲まれるようにして多
数島状に配置したトランジスタに於いて、 前記ベース領域のコンタクト領域に、前記エミ
ツタ領域と同時形成され、前記エミツタ領域の側
部からほぼ一定の間隔を隔てながら前記エミツタ
領域に取り囲まれるようにして環状に延在する環
状電流阻止領域を設け、 該環状電流阻止領域に囲まれた前記ベース領域
のコンタクト領域に前記環状電流阻止領域の内側
面より拡大して形成したコンタクトホールを介し
て、前記ベース領域と前記環状電流阻止の両方に
オーミツクコンタクトするベース電極を配置した
ことを特徴とするトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13534082A JPS5925271A (ja) | 1982-08-02 | 1982-08-02 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13534082A JPS5925271A (ja) | 1982-08-02 | 1982-08-02 | トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925271A JPS5925271A (ja) | 1984-02-09 |
| JPH0247855B2 true JPH0247855B2 (ja) | 1990-10-23 |
Family
ID=15149478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13534082A Granted JPS5925271A (ja) | 1982-08-02 | 1982-08-02 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925271A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442918Y2 (ja) * | 1986-04-17 | 1992-10-12 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4835774A (ja) * | 1971-08-30 | 1973-05-26 | ||
| JPS5691468A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Semiconductor |
| JPS577158A (en) * | 1980-06-17 | 1982-01-14 | Nec Corp | Semiconductor device |
| JPS5712765B2 (ja) * | 1976-03-01 | 1982-03-12 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712765U (ja) * | 1980-06-24 | 1982-01-22 |
-
1982
- 1982-08-02 JP JP13534082A patent/JPS5925271A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4835774A (ja) * | 1971-08-30 | 1973-05-26 | ||
| JPS5712765B2 (ja) * | 1976-03-01 | 1982-03-12 | ||
| JPS5691468A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Semiconductor |
| JPS577158A (en) * | 1980-06-17 | 1982-01-14 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5925271A (ja) | 1984-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| US4012764A (en) | Semiconductor integrated circuit device | |
| US4288807A (en) | Darlington circuit having an improved diode drain | |
| US5637910A (en) | Multi-emitter or a multi-base transistor | |
| JP2666743B2 (ja) | 定電圧ダイオード | |
| JPH0332216B2 (ja) | ||
| JPH0247855B2 (ja) | ||
| US3979766A (en) | Semiconductor device | |
| US4170019A (en) | Semiconductor device with variable grid openings for controlling turn-off pattern | |
| US4709159A (en) | Capacitance multiplier circuit | |
| US3283223A (en) | Transistor and method of fabrication to minimize surface recombination effects | |
| US3210622A (en) | Photo-transistor | |
| JP2568074B2 (ja) | 光センサ集積回路 | |
| JPS584828B2 (ja) | 増幅ゲ−ト形サイリスタ | |
| US4303932A (en) | Lateral transistor free of parisitics | |
| JPS6239547B2 (ja) | ||
| US4563698A (en) | SCR Having multiple gates and phosphorus gettering exteriorly of a ring gate | |
| US2936410A (en) | Silicon power transistor | |
| JPH0412673Y2 (ja) | ||
| JPH0432754Y2 (ja) | ||
| US4577210A (en) | Controlled rectifier having ring gate with internal protrusion for dV/dt control | |
| JPH0656848B2 (ja) | ラテラル型トランジスタ | |
| JPS6327865B2 (ja) | ||
| JP2650405B2 (ja) | バイポーラトランジスタ | |
| JPH0117266B2 (ja) |