JPH0247131B2 - - Google Patents
Info
- Publication number
- JPH0247131B2 JPH0247131B2 JP55005575A JP557580A JPH0247131B2 JP H0247131 B2 JPH0247131 B2 JP H0247131B2 JP 55005575 A JP55005575 A JP 55005575A JP 557580 A JP557580 A JP 557580A JP H0247131 B2 JPH0247131 B2 JP H0247131B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- state
- potential
- circuit
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 102220052284 rs150334659 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はMOSFETを構成要素としたMOS電圧
制御発振回路に関するものである。
制御発振回路に関するものである。
電圧制御発振回路は従来バイポーラトランジス
タによるものが知られているが、近年の
MOSFET集積回路の発達に伴ないMOSFETに
よる電圧制御発振回路が望まれている。しかしな
がら、電圧制御発振回路は多くの場合、入力電圧
値に対して出力電圧波形の周期や周波数が線形に
変化することが必要である。しかし、このような
特性をMOSFETによる簡単な回路で実現する方
法は難しく、従来知られていなかつた。
タによるものが知られているが、近年の
MOSFET集積回路の発達に伴ないMOSFETに
よる電圧制御発振回路が望まれている。しかしな
がら、電圧制御発振回路は多くの場合、入力電圧
値に対して出力電圧波形の周期や周波数が線形に
変化することが必要である。しかし、このような
特性をMOSFETによる簡単な回路で実現する方
法は難しく、従来知られていなかつた。
本発明は、従来知られていなかつた、出力電圧
値に対し出力電圧波形の周期が線形に変化する
MOSFET電圧制御発振回路を与えるものであ
る。
値に対し出力電圧波形の周期が線形に変化する
MOSFET電圧制御発振回路を与えるものであ
る。
本発明によれば、１方の端を第１の電源に接続
し他方の端を出力端子に接続した２端子負荷素子
と、ドレイン電極を前記出力端子に接続した第１
のMOSFETと、ドレイン電極を前記第１の
MOSFETのソース電極に接続しゲート電極を前
記第１のMOSFETのゲート電極に接続しソース
電極を第２の電源に接続した第２のMOSFET
と、ドレイン電極を前記第１の電源に接続しゲー
ト電極を前記出力端子に接続しソース電極を前記
第１のMOSFETのソース電極に接続した第３の
MOSFETとを具備し、前記第３のMOSFETが
導通している第１の状態と前記第３のMOSFET
が遮断している第２の状態を有する回路に、前記
第１のMOSFETのゲート電極に一端を接続し一
定電位点にもう一端を接続した容量と、前記第１
の状態にある時に該状態にあることを前記出力端
子の電位で検出し前記容量の前記第１の
MOSFETのゲート電極に接続した一端に一定の
電流を与えて前記容量を充電し上記回路を前記第
１の状態から前記第２の状態に変化させる手段
と、前記第２の状態にある時に該一端より前記容
量を急速に放電し上記回路を第２の状態より第１
の状態に変化させる手段と共に入力端子に所定の
電圧を印加しておき前記第１の状態から第２の状
態に変化する時に該一端より前記容量を急速に充
電することにより該一端の電位を入力端子の電位
と一定差をもつ電位に急速に変化せしむる手段
と、を設け、入力端子に印加される前記所定電圧
の変化に対して出力電圧波形周期が線形に変化す
るようにしたことを特徴とするMOS電圧制御発
振回路が得られる。
し他方の端を出力端子に接続した２端子負荷素子
と、ドレイン電極を前記出力端子に接続した第１
のMOSFETと、ドレイン電極を前記第１の
MOSFETのソース電極に接続しゲート電極を前
記第１のMOSFETのゲート電極に接続しソース
電極を第２の電源に接続した第２のMOSFET
と、ドレイン電極を前記第１の電源に接続しゲー
ト電極を前記出力端子に接続しソース電極を前記
第１のMOSFETのソース電極に接続した第３の
MOSFETとを具備し、前記第３のMOSFETが
導通している第１の状態と前記第３のMOSFET
が遮断している第２の状態を有する回路に、前記
第１のMOSFETのゲート電極に一端を接続し一
定電位点にもう一端を接続した容量と、前記第１
の状態にある時に該状態にあることを前記出力端
子の電位で検出し前記容量の前記第１の
MOSFETのゲート電極に接続した一端に一定の
電流を与えて前記容量を充電し上記回路を前記第
１の状態から前記第２の状態に変化させる手段
と、前記第２の状態にある時に該一端より前記容
量を急速に放電し上記回路を第２の状態より第１
の状態に変化させる手段と共に入力端子に所定の
電圧を印加しておき前記第１の状態から第２の状
態に変化する時に該一端より前記容量を急速に充
電することにより該一端の電位を入力端子の電位
と一定差をもつ電位に急速に変化せしむる手段
と、を設け、入力端子に印加される前記所定電圧
の変化に対して出力電圧波形周期が線形に変化す
るようにしたことを特徴とするMOS電圧制御発
振回路が得られる。
以下本発明をMOSFETとしてＮチヤンネル素
子を用いた一実施例に基いて具体的に説明する。
ここでＮチヤンネル素子としたのは説明の便宜で
あり、Ｐチヤンネル素子等々他の型止の
MOSFETを用いて本発明を構成し得ることは当
然である。
子を用いた一実施例に基いて具体的に説明する。
ここでＮチヤンネル素子としたのは説明の便宜で
あり、Ｐチヤンネル素子等々他の型止の
MOSFETを用いて本発明を構成し得ることは当
然である。
第１図は本発明の基本構成を説明するに都合の
よい一実施例を示したものである。第１図におい
て１，２，３をエンハスメント型で構成し、４を
２端子負荷素子の働きをするデプレツシヨン型
MOSFETで構成すれば、１，２，３及び４の部
分でシユミツトトリガ回路として知られている回
路を構成している。この動作を説明すると、点１
５の電位が接地電位に近い状態ではMOSFET１
は遮断状態にあり出力点１２には電源電位VDD
が出力される。またMOSFET３は導通状態にあ
る。この状態を仮に第１の状態と命名する。この
第１の状態より点１５の電位が電源電位VDDに
向つて上昇して行くと、ある電位VAで
MOSFET１が導通しMOSFET３は遮断状態と
なり、出力点１２に接地電位に近い電位が出力さ
れる第２の状態となる。この第２の状態から今度
は点１５の電位が接地電位に向つて下つて行く場
合は、ある電位VBでMOSFET３が導通し、
MOSFET１は遮断する。
よい一実施例を示したものである。第１図におい
て１，２，３をエンハスメント型で構成し、４を
２端子負荷素子の働きをするデプレツシヨン型
MOSFETで構成すれば、１，２，３及び４の部
分でシユミツトトリガ回路として知られている回
路を構成している。この動作を説明すると、点１
５の電位が接地電位に近い状態ではMOSFET１
は遮断状態にあり出力点１２には電源電位VDD
が出力される。またMOSFET３は導通状態にあ
る。この状態を仮に第１の状態と命名する。この
第１の状態より点１５の電位が電源電位VDDに
向つて上昇して行くと、ある電位VAで
MOSFET１が導通しMOSFET３は遮断状態と
なり、出力点１２に接地電位に近い電位が出力さ
れる第２の状態となる。この第２の状態から今度
は点１５の電位が接地電位に向つて下つて行く場
合は、ある電位VBでMOSFET３が導通し、
MOSFET１は遮断する。
次に第１図からMOSFET７を取り除いた場合
の回路の動作を説明する。このときは、点１５の
電位が低く、MOSFET１，２，３，４からなる
シユミツトトリガ回路が前記第１の状態にある
時、エンハンスメント型MOSFET８及びデプレ
ツシヨン型MOSFET９で構成されるインバータ
回路の入力には電源電位にある出力点１２が接続
されているので、インバータ回路の出力点１６の
電位は接地電位に近い電位であり、エンハンスメ
ント型MOSFET６は遮断している。従つて、容
量１０はデプレツシヨン型トランジスタ５を通じ
て充電され点１５の電位は上昇する。点１５の電
位がVAに達つすると前記第２の状態になり、出
力点１２の電位は低いレベルになり、点１６の電
位は電源電位となつて、MOSFET６が導通す
る。このため容量１０はMOSFET６を通じて放
電し、点１５の電位は接地電位になり、前記第１
の状態に戻る。このようにして以上の過程を繰り
返すから、出力点１２には周期波形が得られる。
の回路の動作を説明する。このときは、点１５の
電位が低く、MOSFET１，２，３，４からなる
シユミツトトリガ回路が前記第１の状態にある
時、エンハンスメント型MOSFET８及びデプレ
ツシヨン型MOSFET９で構成されるインバータ
回路の入力には電源電位にある出力点１２が接続
されているので、インバータ回路の出力点１６の
電位は接地電位に近い電位であり、エンハンスメ
ント型MOSFET６は遮断している。従つて、容
量１０はデプレツシヨン型トランジスタ５を通じ
て充電され点１５の電位は上昇する。点１５の電
位がVAに達つすると前記第２の状態になり、出
力点１２の電位は低いレベルになり、点１６の電
位は電源電位となつて、MOSFET６が導通す
る。このため容量１０はMOSFET６を通じて放
電し、点１５の電位は接地電位になり、前記第１
の状態に戻る。このようにして以上の過程を繰り
返すから、出力点１２には周期波形が得られる。
次にエンハンスメント型MOSFET７の働きを
説明する。MOSFET７のゲート端子１１は入力
端子になつており、入力電位VINが加えられて
いる。MOSFET７がある場合の回路の動作を説
明するために、第２図として、点１５の電位Ｖ１
５を横軸とし、点１２の電位VOUTを縦軸とし
たものを、また第３図として経過時間を横軸とし
VOUTの変化を縦軸としたものを示す。
説明する。MOSFET７のゲート端子１１は入力
端子になつており、入力電位VINが加えられて
いる。MOSFET７がある場合の回路の動作を説
明するために、第２図として、点１５の電位Ｖ１
５を横軸とし、点１２の電位VOUTを縦軸とし
たものを、また第３図として経過時間を横軸とし
VOUTの変化を縦軸としたものを示す。
第２図に示す通りＶ１５に対しVOUTはヒス
テリシス特性を持ち、前記第１の状態にある時は
特性線の上側の特性を、第２の状態にある時は下
側の特性を示す。
テリシス特性を持ち、前記第１の状態にある時は
特性線の上側の特性を、第２の状態にある時は下
側の特性を示す。
第３図の出力波形で高電位の部分は前記第１の
状態に、低電位の部分は前記第２の状態にある。
図のように出力は周期Ｔの出力波形になつてい
る。
状態に、低電位の部分は前記第２の状態にある。
図のように出力は周期Ｔの出力波形になつてい
る。
MOSFET６が導通状態に変り、前記のように
第２の状態から第１の状態へ移つた瞬間において
はＶ１５０であり、第２図の点２１にある。こ
れは第３図では点３１に相当する。この後Ｖ１５
が上昇し第２図の点２３に達するまでの時間が第
１の状態にある時間T1であり、これを図示する
と第３図のようになる。MOSFET７が存在しな
い場合は、容量１０がMOSFET５を通じて充電
されることで第２図の点２１から点２３まで変化
する。MOSFET７があると、MOSFET７の閾
値電圧をVT７とするとき、Ｖ１５＝VIN−VT
７である第２図の点２２までは容量１０は
MOSFET７を通して急速に充電され、その後第
２図の点２３までMOSFET５により充電され
る。この場合の第１の状態にある時間T1は、ほ
とんど第２図において点２２から点２３まで変化
するに要する時間である。VAがVDDに比べある
程度低いとMOSFET５による充電電流はほぼ一
定と見做すことができるので、第２図の点２２か
ら点２３まで変化する時間はＶ１５における電位
差VA−（VIN−VT７）に比例し、第１の状態に
ある時間Ｔ１もVA−（VIN−VT７）に比例する
と見做すことができる。従つて出力波形の周期Ｔ
は入力電圧VINに対して線形に変化する。
第２の状態から第１の状態へ移つた瞬間において
はＶ１５０であり、第２図の点２１にある。こ
れは第３図では点３１に相当する。この後Ｖ１５
が上昇し第２図の点２３に達するまでの時間が第
１の状態にある時間T1であり、これを図示する
と第３図のようになる。MOSFET７が存在しな
い場合は、容量１０がMOSFET５を通じて充電
されることで第２図の点２１から点２３まで変化
する。MOSFET７があると、MOSFET７の閾
値電圧をVT７とするとき、Ｖ１５＝VIN−VT
７である第２図の点２２までは容量１０は
MOSFET７を通して急速に充電され、その後第
２図の点２３までMOSFET５により充電され
る。この場合の第１の状態にある時間T1は、ほ
とんど第２図において点２２から点２３まで変化
するに要する時間である。VAがVDDに比べある
程度低いとMOSFET５による充電電流はほぼ一
定と見做すことができるので、第２図の点２２か
ら点２３まで変化する時間はＶ１５における電位
差VA−（VIN−VT７）に比例し、第１の状態に
ある時間Ｔ１もVA−（VIN−VT７）に比例する
と見做すことができる。従つて出力波形の周期Ｔ
は入力電圧VINに対して線形に変化する。
尚、第１図においては容量１０の一端は接地さ
れているが、動作上問題になるのは点１５の電位
であり、点１５に接続されている容量１０の一端
に供給される電荷の量と点１５の電位が線形な関
係にあれば良く、従つて容量１０の接地されてい
る一端は一定電位の点であれば何に接続しても構
わない。このことは、容量１０の一端を接地以外
の一定電位の点に接続しても、これまでの説明は
全てそのまま成立することでも明らかである。
れているが、動作上問題になるのは点１５の電位
であり、点１５に接続されている容量１０の一端
に供給される電荷の量と点１５の電位が線形な関
係にあれば良く、従つて容量１０の接地されてい
る一端は一定電位の点であれば何に接続しても構
わない。このことは、容量１０の一端を接地以外
の一定電位の点に接続しても、これまでの説明は
全てそのまま成立することでも明らかである。
以上１実施例について説明したが、本発明の効
果は、容量が一定電位に充電される時間で発振周
期が定まる発振器に関し、発振器の２つの状態の
うち少なくとも１方の状態に於て容量を一定電流
で充電する手段と共に入力圧と一定差を持つ電圧
まで急速に充電する手段を設ける限り広く適用で
き、それぞれに卓越した効果を得ることができ
る。
果は、容量が一定電位に充電される時間で発振周
期が定まる発振器に関し、発振器の２つの状態の
うち少なくとも１方の状態に於て容量を一定電流
で充電する手段と共に入力圧と一定差を持つ電圧
まで急速に充電する手段を設ける限り広く適用で
き、それぞれに卓越した効果を得ることができ
る。
以上述べた如く、本発明によると、簡単な回路
で、入力電圧に対し出力電圧波形の周期が線形に
変化するMOSFET電圧制御発振回路を得ること
ができる。
で、入力電圧に対し出力電圧波形の周期が線形に
変化するMOSFET電圧制御発振回路を得ること
ができる。
第１図は本発明の１実施例である。第２図は第
１図の点１５の電位と出力電圧の関係を示す。第
３図は第１図の実施例の出力電圧波形である。 １，２，３，６，７，８……エンハンスメント
型MOSFET、４，５，９……デプレツシヨン型
MOSFET、１０……容量、１１……入力端子、
１２……出力端子、１３，１４……電源端子、１
５，１６……接続点、２１，２２，２３，３１…
…グラフ上の点。
１図の点１５の電位と出力電圧の関係を示す。第
３図は第１図の実施例の出力電圧波形である。 １，２，３，６，７，８……エンハンスメント
型MOSFET、４，５，９……デプレツシヨン型
MOSFET、１０……容量、１１……入力端子、
１２……出力端子、１３，１４……電源端子、１
５，１６……接続点、２１，２２，２３，３１…
…グラフ上の点。
Claims (1)
- １ １方の端を第１の電源に接続し他方の端を出
力端子に接続した２端子負荷素子と、ドレイン電
極を前記出力端子に接続した第１のMOSFET
と、ドレイン電極を前記第１のMOSFETのソー
ス電極に接続しゲート電極を前記第１の
MOSFETのゲート電極に接続しソース電極を第
２の電源に接続した第２のMOSFETと、ドレイ
ン電極を前記第１の電源に接続しゲート電極を前
記出力端子に接続しソース電極を前記第１の
MOSFETのソース電極に接続した第３の
MOSFETとを具備し、前記第３のMOSFETが
導通している第１の状態と前記第３のMOSFET
が遮断している第２の状態を有する回路に、前記
第１のMOSFETのゲート電極に一端を接続し一
定電位の点にもう一端を接続した容量と、前記第
１の状態にある時に該状態にあることを前記出力
端子の電位で検出し前記容量の前記第１の
MOSFETのゲート電極に接続した一端に一定の
電流を与えて前記容量を充電し上記回路を前記第
１の状態から前記第２の状態に変化させる手段
と、前記第２の状態にある時に該一端より前記容
量を急速に放電し上記回路を第２の状態より第１
の状態に変化させる手段と共に入力端子に所定の
電圧を印加しておき前記第１の状態から第２の状
態に変化する時に該一端より前記容量を急速に充
電することにより該一端の電位を入力端子の電位
と一定差をもつ電位に急速に変化せしむる手段
と、を設け、入力端子に印加される前記所定電圧
の変化に対して出力電圧波形周期が線形に変化す
るようにしたことを特徴とするMOS電圧制御発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP557580A JPS56103530A (en) | 1980-01-21 | 1980-01-21 | Mos voltage control oscillating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP557580A JPS56103530A (en) | 1980-01-21 | 1980-01-21 | Mos voltage control oscillating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56103530A JPS56103530A (en) | 1981-08-18 |
| JPH0247131B2 true JPH0247131B2 (ja) | 1990-10-18 |
Family
ID=11615010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP557580A Granted JPS56103530A (en) | 1980-01-21 | 1980-01-21 | Mos voltage control oscillating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56103530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145230A (ja) * | 1988-11-24 | 1990-06-04 | Mitsubishi Automob Eng Co Ltd | ベアリングキャップの自動組付け装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5091240A (ja) * | 1973-12-12 | 1975-07-21 | ||
| JPS5117793U (ja) * | 1974-07-26 | 1976-02-09 |
-
1980
- 1980-01-21 JP JP557580A patent/JPS56103530A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5091240A (ja) * | 1973-12-12 | 1975-07-21 | ||
| JPS5117793U (ja) * | 1974-07-26 | 1976-02-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145230A (ja) * | 1988-11-24 | 1990-06-04 | Mitsubishi Automob Eng Co Ltd | ベアリングキャップの自動組付け装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56103530A (en) | 1981-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| EP0322047A2 (en) | Ring oscillator | |
| JPS6161295B2 (ja) | ||
| US4584494A (en) | Semiconductor timer | |
| US4023122A (en) | Signal generating circuit | |
| US4045686A (en) | Voltage comparator circuit | |
| EP0405319A1 (en) | Delay circuit having stable delay time | |
| JPH0159772B2 (ja) | ||
| US4115748A (en) | MOS IC Oscillation circuit | |
| US4316158A (en) | R-C Oscillators using plural inverters | |
| KR19980058192A (ko) | 반도체 메모리 소자의 기판 전압 발생 회로 | |
| EP0069444B1 (en) | Trigger pulse generator | |
| JP2739800B2 (ja) | 半導体集積回路 | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| JPH0247131B2 (ja) | ||
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPS6143896B2 (ja) | ||
| JP2645117B2 (ja) | 半導体集積回路のリセット回路 | |
| JPS6217896B2 (ja) | ||
| JPS59131220A (ja) | Ｍｏｓ電圧制御発振回路 | |
| SU1681335A1 (ru) | Формирователь напр жени смещени подложки | |
| JP2689622B2 (ja) | パワーオンリセット回路 | |
| JPH05268002A (ja) | 電圧制御発振器 | |
| JPH0575205B2 (ja) | ||
| KR940000252Y1 (ko) | 씨모스 낸드게이트 |